| 研究課題/領域番号 |
17K00087
|
|---|
| 研究機関 | 湘南工科大学 |
|---|
研究代表者 |
三浦 康之 湘南工科大学, 工学部, 教授 (40440292)
|
|---|
| 研究期間 (年度) |
2017-04-01 – 2023-03-31
|
| キーワード | システムオンチップ / ハイパフォーマンスコンピューティング / ネットワークオンチップ / FPGA |
|---|
| 研究実績の概要 |
本研究は、FPGAクラスタにおける汎用的なクラスタ内・クラスタ間通信のためのフレームワークの構築、および構築に伴う各種要素技術の開発を目的としている。本研究計画では、Altera FPGAの開発環境の枠組みを用いて、パケット交換方式によるFPGA内のメモリモジュール・外部メモリ・PCIインターフェイス・ボード間インターコネクトなど、ボード間通信を含む様々なモジュール間通信機能を実現するコンポーネントを構築する。一方、FPGAへの実装を想定した、各種効率化手法に関する提案および評価を行っている。
上記につき、2018年度までに、「Avalon-Streamingインターフェイスを用いた一対一のモジュール間通信機能の実現」「複数のソフトコア・プロセッサが同時に稼働するシステムの試作と実験」を実現し、複数ボードにおける多対多の通信インターフェイスとなるルータ回路を実現し、動作確認と検証を行った。さらに、2019年度に、実証実験に堪える通信インターフェイスの実現を目指し、以下の項目を実現した。
(1) ルータ回路の性能評価を可能にするため、ボード間通信回路の改善と、メモリインターフェイスの改良を行った。具体的には、ボード間とボード内で異なるクロック周波数で動作する機構の導入と、内部メモリの活用による高速化を行った。
(2) ルータ回路の性能と機能性向上のため、仮想チャネル機構の実装を行った。既存の規格であるQsys Interconnectの活用のため、信号を変換するための回路を作成した。
上記の結果に基づき、2020年度は、国際会議および論文誌への投稿を行い、それぞれ採録された。さらに2020年度は、メモリアクセスの効率化手法に関する検討を行った。上記の成果は、2021年7月の電子情報通信学会論文誌にて掲載された。
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
3: やや遅れている
理由
計画が全体的に1年程度遅れた他、2020年度はコロナ禍による大学休業要請等の影響で、研究活動が停滞気味となった。2020年度中に実施する予定としていた論文の投稿と発表は順調に実施され、2021年度内に国際会議発表と論文誌掲載の双方が実現した。
2018年度中に実現予定としていた「モジュール内あるいはモジュール間の多対多の通信フレームワーク実現」に関しては、概ねの完成をみたものの、2019年度中に着手する予定としていた実証実験の開始には至らなかった。
効率化手法に関する検討に関しては、「パケット通信の経路選択法に関する提案と性能評価」に関する論文の執筆と掲載を、2021年度までに実施した。
|
| 今後の研究の推進方策 |
今後は効率化手法に関する新たな取り組みとして、FPGAボード間のユニバーサルメモリアクセスモデルに関する検討を行っている。2021年度中は十分に検討を進めることが難しかったため、今後検討を行い、併せて口頭発表を行う。
|
| 次年度使用額が生じた理由 |
2020年度より、コロナ禍による大学休業要請等の影響で研究活動が停滞しており、2020年度内に予定していた研究計画が一部後ろ倒しになった。そのため、当該研究課題のための発表を後ろ倒しにて行うこととした。今後は、2023年1月および3月の国内学会への発表を予定しているため、そのための旅費および学会参加費として支出する予定である。
|
