研究課題/領域番号 |
17K00090
|
研究機関 | 長野工業高等専門学校 |
研究代表者 |
吉河 武文 長野工業高等専門学校, 電子制御工学科, 教授 (60636702)
|
研究分担者 |
室賀 翔 秋田大学, 理工学研究科, 特任講師 (60633378)
池田 博明 神戸大学, 科学技術イノベーション研究科, 非常勤講師 (50530200)
上口 光 信州大学, 学術研究院工学系, 准教授 (30536925)
|
研究期間 (年度) |
2017-04-01 – 2020-03-31
|
キーワード | TSV / 3次元実装 / 半導体チップ / 近接有線通信 / 低消費電力 |
研究実績の概要 |
脳型コンピュータのハードウェアの実現方法として、半導体チップを3次元で実装して上下左右に配したTSV(Through Silicin Via)を通して縦横無尽に高速有線通信を行わせしめることが期待されている。この、半導体チップの3次元実装において、アレイ状に形成したTSV(TSVアレイ)のモデル化を電磁界解析により行った。この解析により、終端なしでもGbit/secオーダーの有線通信が期待できることが確認できた。 また、このTSVアレイを用いた低消費電力化が可能な超近接有線通信システムを考案した。これは、電荷の再利用を可能となるように、伝送線路の構成を多段にして、各段の間で電荷の再利用を行わせしめるというものである。また、各伝送線路の振幅は500mV程度に抑えるようにしたが、それを駆動するドライバには、1Vが適用できるような構成として十分なドライバビリティを確保した。 このように、①新規TSVアレイによる無終端の伝送線路(直流電流消費の回避)、②低振幅出力を実現する電圧モードドライバ、③電荷再利用を実現するユニークな近接通信システム、を考案して、VDEC提供の65nmプロセスによりシミュレーションを行った。実際に電圧モードドライバ等のアナログ回路を設計して、2.5Gbit/secで動作させて有線通信を行った。この際のクロックは、立上がりと立下りのダブルエッジを使うDDR方式を採用した。このシミュレーションによれば、40%くらいのドライバ電力の削減が期待できることが確認できた。 この内容は、平成30年3月に行われた The 21st Workshop on Synthesis And System Integration of Mixed Information technologiesに採択され発表を行った。
|
現在までの達成度 (区分) |
現在までの達成度 (区分)
2: おおむね順調に進展している
理由
上記実績の概要で記載したとおり、平成29年度で回路レベルで設計はできており、その有効性をシミュレーションレベルで検証できている。ただ、実際のチップにするためには、マスクレイアウトにしなければならない。これは、検証を含めて非常に工数がかかるので、計画においても、努力目標として置いていた。実際には、学生の練度や郊外外注の人員確保や費用の折り合いのこともあり、マスクレイアウトの完成までには至らなかった。ただ、これは織り込み済の事項である。また、いきなり最終チップを出すようにするのではなく、その前哨戦として小規模の通信チップをVDECの65nmで試作して発注している。このように、レイアウトの完成を遅らせはしたが、チップの発注経験を積んだのは有意義であると考えている。
|
今後の研究の推進方策 |
平成30年度は、前年度に設計した伝送線路及び通信システムのレイアウトを完成させて、何とかマスク発注ができればと考えている。ただ、平成30年度に大学に移るので、来年度は研究室に学生がいない状態になると考えられる。これについては、同大学の他研究室や他大学の応援を得られないかと考えている。また、連携している企業にも何らかの協力をお願いするように考えている。
|
次年度使用額が生じた理由 |
2月くらいに郊外外注を今年度に執行しようとしたが、年末や年度末は、業者が非常繁忙期であり、人員の確保や外注費の折り合いがつかなかったので、比較的人員も空いており費用も交渉可能な来年度の適切な時期に施行することとした。
|