| 研究課題/領域番号 |
17K05464
|
|---|
| 研究機関 | 東京大学 |
|---|
研究代表者 |
江成 祐二 東京大学, 素粒子物理国際研究センター, 助教 (60377968)
|
|---|
| 研究期間 (年度) |
2017-04-01 – 2020-03-31
|
| キーワード | トリガー / LHC / ヒッグス / エレクトロニクス開発 / FPGA / ファームウエア |
|---|
| 研究実績の概要 |
本研究の目的は、現時点で不可能であるとされる、チャームクォークとヒッグス粒子の湯川結合定数やヒッグス自己結合定数の測定をLHCにおいて実現するための基盤を、トリガーレベル解析により形成することにある。初年度にあたる平成29年度は研究体制の形成に尽力した。
一つ目のターゲットはトリガーレベル解析に適したプロセスの選定である。これに関してはヒッグス粒子が二つのボトムクォークに崩壊するモードを実験的に世界で初めて３σの有意度を超える兆候(Observation)を得ることができた。この成果を纏める過程で、アメリカで行われた会議に参加、発表をしている。これはトリガーレベル解析にとっても非常に重要なベンチマーク解析となり、大きなマイルストーンが達成できたと言ってよい。実際にトリガーレベル解析の課題である２つのヒッグス粒子が作る共鳴状態の探索を、終状態に４つのボトムクォークからなるモードについて進めている。信号の力学的振る舞いの理解、そして背景事象の見積もり方などの研究を進め、日本物理学会において報告している。このような物理に関連したところで、ヒッグス粒子に関連した物理を議論するための国際会議、Higgs Couplings 2018の招致に成功し、2018年11月に東京において開催することが決まった。
トリガーレベル解析のベース技術となるのが、FPGA上で演算処理を行うためのファームウエアの開発であり、Intel社 Arria-10の評価キットを用いて進めている。この演算処理には10 Gbpsを超える高速通信と高度なパラレル処理を達成しなければならない。これについてはATLAS実験の液体アルゴン(LAr)カロリメータのアップグレード計画と共に進めており、ハードウエア上での検証を進めている。このATLAS LAr カロリーメータの全体会合もアジアで初めて2018年3月開催した。
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
2: おおむね順調に進展している
理由
当初の予定であった、解析モデルの構築、研究体制の形成という観点では、ほぼ順調に進展していると言える。物理解析モデルでは、ボトムクォークを終状態に持つ、ベクターボソンV(Wボソン又はZボソン）とヒッグスボソンが生成されるVH随伴生成過程、そしてトップクォーク対とヒッグスボソンが生成されるttH生成過程の研究を進め、信号の再構成手法や系統誤差の評価方法を確立、2016年までに蓄積されたデータを使い、これらの生成過程の兆候(observation)を確認した。これらをトリガーレベル解析で行うための演算手法について、ファームウエアの開発を進めている。
実際にFPGAを使う研究体制の形成についても、評価キットを中心とし、高密度・高速通信のテストも可能なシステムを構築、そして必要なファームウエア、およびそのコンパイルに必要なソフトウエアの整備を行った。
しかしながら、すべてがうまく行っているわけではない。物理解析モデルに関しては、4つのボトムクォークが終状態になる解析の主要背景事象のモデリングについて、一番の系統誤差が何から来るのか、という点はまだ明らかにできていない。これは必要なモンテカルロ・データの準備に時間がかかっていることが主要な要因となっている。
昨年度の計画として、FPGAの並列計算処理を活かす基本ロジックを集めたライブラリの構築を挙げていた。基本的なロジックは準備できているものの、効率の良いロジックとなっているかについては、更なる工夫が必要となっている状況である。具体的には、多変数解析（機械深層学習）の演算をFPGA上に実装するためのライブラリ作りなどである。これは当初の計画には入れていなかったが、解析モデルの研究の過程でこの導入が必要と判断した。
|
| 今後の研究の推進方策 |
今後は１年目の研究を土台にトリガーレベル解析が実行可能で、物理量が測定可能であることを実証していく。
物理解析モデルについては、最終目標であるヒッグス自己結合定数の測定の予想感度を見積もることを進めていく。これには、まず上記に記した背景事象についての系統誤差の評価を行っていく。また、信号モデルにも干渉効果の詳細理解が必要で、これを進めていく。
ハードウエア上の検証を元に、実際にトリガーレベル解析が行えるハードウエアを設計・製作をするためには、これらの基礎知識・技術の蓄積が肝要である。このために進めているのが、ファイバー48本が接続できるメザニーカードの設計・製作である。今年度中に第一版を製作、テストをしていく。最終的なカードまでにはいくつかの試作が必要と見込んでおり、本研究の最終年度に完成させられるように進めていく。
ファームウエアの開発では1年目で構築したライブラリを発展させると同時に、上記に記した深層機械学習をFPGA上で演算するためのライブラリを充実させていく。これには、深層学習自体の詳細理解も必要で、FPGA上での効率的なビット演算をするための学習手法の確立を目指す。
最終的にはFPGAを用いたトリガーレベル解析の実装においてハードウエア上に必要な計算リソース（DSPやメモリーブロックの数など）を見積もらなければならない。これにより、最終的に幾つの物理解析が実装可能であるのかを見積もることができる。また、実際の運用に関しても、ソフトウエアトリガーにおけるトリガーレベル解析からの知見を最大限に生かし、実現可能なシステムの提案に漕ぎつける。また、計算資源が足りない場合、ハードウエアを増強し、並列処理を強化する必要があるが、情報の共有法など、幾つか超えなければいけないハードルがあり、その点に関しても解決策を提案できるよう研究を進める。
|
| 次年度使用額が生じた理由 |
当初、FPGAの評価キットに搭載可能なメザニーカードの製作が初年度に必要と考えていた。しかし、東京大学に既存のハードウエアで代替え可能であることが判明し、それを使用した。これにより、50万円程度を次年度に回し、開発時間をとり、さらに高機能なメザニーカードの製作をすることにした。また、光ファイバーや必要なソフトウエアも既存の物で対応できたため、20万円程度を次年度に回すことにした。これらはより高性能で現実的なボードの製作に使用する。これにより、新たに導入することにした深層機械学習をFPGAに実装することにも対応可能となり、これらの変更は妥当であると考えている。
|
