研究課題/領域番号 |
17K06381
|
研究機関 | 岐阜大学 |
研究代表者 |
中村 誠 岐阜大学, 工学部, 教授 (10708605)
|
研究期間 (年度) |
2017-04-01 – 2020-03-31
|
キーワード | 光パケット伝送 / 光受信回路 / 電気分散補償 |
研究実績の概要 |
光パケット伝送では効率的な情報伝送のために情報を“パケット”として扱い良好な伝送効率を得るために、光受信回路の高速パケット応答が重要である。これに加えて、高速・長距離化には光分散による波形劣化の改善が必要である。この光パケット受信回路の高速・長延化を実現するために、平成29年度は基本的な検討として、①電気分散補償(EDC)基本回路、②高速波形モニタ回路、③高速分散補償制御回路の基本回路シミュレーションによる機能検証を行い、基本動作を確認することができた。 具体的には、①のEDC基本回路については、高速信号に有効なフィードフォワード構成の判定帰還型電気分散補償回路をベースとし、CMOS技術によるトランジスタレベルの回路設計を行い回路シミュレーションにより基本動作検証を行った。フィードフォワードパスにフィードバックパスを組み合わせる構成を考案し、高速動作において波形劣化補償量を改善する見通しを得ることができた。また、②の高速波形モニタ回路については、精度の粗い非常に高速な振幅検出回路、応答速度は劣るもののより高精度な振幅検出回路、ならびに高速な波形歪み量検出回路の考案を行った。さらに、③の高速分散補償制御回路については、一般的なフィードフォワード型と判定帰還型の二つのEDC回路に②で考案した高速波形モニタ回路を組み合わせ、モニタ回路で検出した振幅情報と波形歪み情報を元に、アナログ・ディジタル制御を融合しパケット信号に対応した新しい高速制御方法の提案を行った。回路シミュレーションにより、従来比1/10以下の高速波形劣化補償の基本動作確認を行うことができた。 これらの成果の一部をまとめ、学会発表ならびに論文投稿を行った。今後、さらに詳細な回路検討を行い当初計画通りIC試作による検証を行っていく予定である。
|
現在までの達成度 (区分) |
現在までの達成度 (区分)
2: おおむね順調に進展している
理由
計画では平成29年度は、パケット伝送に対応した分散補償の基本回路とその基本制御技術の機能検証を目標としており、ほぼ目標を達成することができた。 具体的には、電気分散補償(EDC)回路の基本構成について、高速な信号速度において分散補償量を改善可能な新たな手法を考案し、回路シミュレーションにより基本動作検証を行った。波形劣化を模擬した信号入力において、分散補償回路により従来のおよそ5倍の伝送速度で動作可能なことを確認できた。また、EDCの高速制御を行うために新たな高速波形モニタ回路と非常に高速なディジタル制御と精度のよいアナログ制御を組み合わせた新規制御方法を考案し、基本機能の検証を行った。回路シミュレーションにより高速波形モニタ回路による信号検出が可能なことを確認できた。さらに、検出した信号情報をもとにEDC回路を制御し従来比1/25の高速な波形劣化補償の基本動作を確認できた。
|
今後の研究の推進方策 |
平成29年度に基本検討を行った波形劣化補償を行う電気分散補償(EDC)回路ならびにその制御技術について、基本動作検証のための回路設計、基本特性データ取得、ならびにアナログ・ディジタル融合制御の詳細検討を行う。さらに、得られた結果をもとに詳細な動作検証のための回路設計、特性データ取得、制御手法の動作検証を行う。 検討したEDC基本回路ならびに基本制御回路の動作検証のために、回路シミュレータを用いてCMOS技術による集積回路(IC)化が可能な詳細回路を設計し、回路特性を確認しIC試作を行う。試作ICについて特性評価を行い、基本特性データを取得する。また、アナログ・ディジタル融合制御について、平成29年度に基本検討を行った制御手法をベースとしFPGA(書換可能論理LSI)を前提としたシミュレーションにより詳細設計を行い、FPGAに機能実装を行い、動作検証データの取得を行う。
|