研究課題/領域番号 |
17K06400
|
研究機関 | 東京都市大学 |
研究代表者 |
松浦 達治 東京都市大学, 知識工学部, 研究員 (60737609)
|
研究期間 (年度) |
2017-04-01 – 2020-03-31
|
キーワード | A/D変換器 / 半導体集積回路 / 高精度 / 高速 |
研究実績の概要 |
「低電力AD変換器のディジタルアシストによる高精度化の研究」の基本検討を継続し、アーキテクチャの変形、拡張などの検討を行うと同時に、LSI試作用の設計を行った。昨年の報告で述べたように、研究機関が東京理科大から東京都市大学に代わったのでLSI試作はVDECの65nm SOTBプロセスデバイスで都市大の傘研究室と共同で行うことにした。またA/D変換器の方式の検討は東京理科大の学生と継続して行っている。
方式の変形・拡張の研究では、平成30年8月の電気学会システム部門大会にて、Digital foreground calibration for SAR ADCs with redundancy implementation,として発表し、また10/29~11/4にタイ・チェンマイで開催されたAVIC (Analog VLSI Circuit Conference) 2018にて二つの発表を行った(後述)。
LSI試作の検討では、都市大傘研究室の学生と、65nm SOTB CMOSでの回路設計を行っている。前段の高精度を実現するサイクリックA/D変換回路部では0.7V電源でのリングアンプを用いたサイクリックA/D変換器の設計を行って、LSI試作し基本動作を確認した。すなわちサイクリック方式により12-bit分解能のADCを実現した。ただしノイズが多く現状9-bit精度程度でとどまっている。また後段のSAR ADC (逐次比較ADC)についても65nm CMOSで回路設計を行い、LSIマスク設計は完了し、現在プロセス投入中である。サイクリックA/D変換部に逐次比較ADCを組み合わせた最終ADCについては今年度に設計を進める予定である。
|
現在までの達成度 (区分) |
現在までの達成度 (区分)
2: おおむね順調に進展している
理由
平成30年度の計画では、提案するアーキテクチャの性能をシミュレーション等で評価し、LSI試作の準備をする計画であった。
概要で述べたようにアーキテクチャの変形・拡張を検討すると同時に、LSI試作の設計を行っている。提案の上位ビットをβ変換のサイクリックA/D変換で実現し、下位を逐次比較(SAR) A/D変換器で実現する。これをLSI試作で一度に実現するのは難しいので、上位のβ変換サイクリックA/D変換器の試作と、逐次比較(SAR) A/D変換器の試作とに分けて行うこととした。β変換サイクリックA/D変換器についてはリングアンプという方式でオペアンプを設計し、0.7V電源で動作するようにして設計・試作を行った。この結果、サイクリックA/D変換器の動作を確認することができた。ただし現在までの評価結果ではノイズが多く9-bit精度程度にとどまっている。逐次比較(SAR) A/D変換器については回路設計を終了し、レイアウト設計を行い、LSI試作に投入している状況である。 すなわちほぼ計画通り進んでいるといえる。
このほかアーキテクチャの変形では、まだ学会発表を行っていないが、上位A/D変換器のA/D変換として、インクリメンタルΔΣA/D変換方式を採用するとどのような性能になるかを検討しており、良い性能が得られる見通しを得た。
|
今後の研究の推進方策 |
2019年度は、新しいA/D変換器の方式検討・方式の拡張については、従来から行っている上位・下位を分離したハイブリッドA/D変換方式の検討を続けていく。
またβ変換サイクリックADC+SAR-ADCの試作については、65nm SOTB CMOSでの試作を継続する。まず上位のβ変換サイクリックA/D変換器の分解能は12-bitを実現しているが現状9-bit精度程度の雑音が出ている点について、雑音の原因を解明し改善チップを作る予定でいる。現在の試作チップではチップ内部の電源配線の配線幅が細いため電源配線の寄生抵抗が大きく、正しい動作が阻害されていると考えられる。 今後これらの性能劣化要因を解析して改良チップを試作する予定である。
|
次年度使用額が生じた理由 |
研究機関が東京理科大学から東京都市大学に変わったことで費用使用額の計画が変わった。
LSI試作を傘先生と共同で行うことで2018年度は減額したが、LSI試作によりLSIの性能が不十分であることが判明したので、再試作が必要になり、2019年度に繰り越された費用を使用する予定である。
|