| 研究課題/領域番号 |
17K06400
|
|---|
| 研究機関 | 東京都市大学 |
|---|
研究代表者 |
松浦 達治 東京都市大学, 理工学部, 講師 (60737609)
|
|---|
| 研究期間 (年度) |
2017-04-01 – 2022-03-31
|
| キーワード | A/D変換器 / 半導体集積回路 / 高精度 / 高速 / 低電力 |
|---|
| 研究実績の概要 |
「低電力AD変換器のデジタルアシストによる高精度化の研究」を継続。(1) AD変換方式では、2020年度もアーキテクチャの拡張を行った。(2) また、LSI試作実証については東京都市大学の傘先生との共同研究にて「β変換型AD変換器と逐次比較(SAR) AD変換器の2段構成AD変換器」の回路を65nm CMOSで0.7V電源にて試作評価した。当初の性能を0.7V電源から1.1V電源に変更すれば実現できることを実証した。
詳細：(1)AD変換方式の研究では東京理科大学・理工学部・兵庫先生の研究室と共同研究を進めいくつかのアイデアを学会発表した。例えば、逐次比較A/D変換器にて、面積が大きい2進重み容量アレイを使わず、単位容量を使ったC-Cラダー容量DACを作り、その誤差をデジタル補正する方式の開発、などである。
(2)の65nm CMOSの試作チップを評価した。結果、電源電圧0.7VではSNDRが劣化する問題が判明した。電源電圧を1.1Vまで上げれば目標のSNDR=68dB (有効ビット11bit)を達成できるが、0.7Vまで下がるとSNDR=40dB（有効ビット 6.3-bit）程度に劣化する。原因は完全差動リングアンプの同相発振であった。そこで新回路を考案し解決の見通しを得た。次の試作チップに向け設計中である。
またβ変換サイクリックADCとSAR-ADCを組合わせるハイブリッドA/D変換方式は、前段と後段の間にVrefの差があり精度が劣化することが分かった。しかしこれはデジタルドメインで補償でき、研究タイトルである「低電力AD変換器のデジタルアシストによる高精度化」がうまく働くことを実証できた。この成果については、コロナの混乱で目標としていた国際学会の開催が延期されたので、科研費研究期間を延長していただき、次回に発表予定である。
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
3: やや遅れている
理由
(1)デジタルアシストを適用できるA/D変換方式の研究については、多くのアイデアを出して研究会などで発表し成果を出している。東京理科大学の兵庫研究室との共同研究では逐次比較A/D変換器の容量DACに、デジタルアシストを適用して、小面積のC-Cラダーで特性を出せる新しいA/D変換方式などを検討して、博士課程の学生を卒業させることができた。
(2)一方、研究実績の概要で述べたように、LSI試作実証については65nm CMOSで0.7V電源にて試作評価した結果、当初の性能を0.7V電源から1.1V電源に変更すれば実現できることを実証した。
しかし0.75V程度の低電源電圧でこの性能を達成することが当初の目標であり、解析の結果、完全差動リングアンプの同相発振の問題を新回路で解決できる見込みなので、次の試作チップ（7月投入）に向け設計中である。この試作チップは2022年2月頃サンプルを得られる見込みである。
|
| 今後の研究の推進方策 |
(1) 新しいデジタルアシストA/D変換器アーキテクチャの研究は今後も継続していく予定である。この分野は半導体集積回路の世界的なトップ学会であるISSCC (International Solid State Circuit Conference)でも重要な分野として最新研究成果が続々と発表されている。
(2)β変換型A/D変換器のチップ試作による実証については、今後、改良版のチップを試作して詳細評価を行いたいと考えている。半導体企業の方との共同研究も継続しており、企業のエンジニアのご意見もうかがいながら、試作・評価を進めていく。
|
| 次年度使用額が生じた理由 |
低電力AD変換器のデジタルアシストによる高精度化の研究について、試作チップの多少の不具合があるのでこれを修正するために一部使う。
また、試作チップの電源電圧を上げればほぼ目論見通りに動作するので、一部学会発表をすることも考えている。
使用計画としては学会発表、学会参加で使う予定でいる。
|
