研究課題
「低電力AD変換器のデジタルアシストによる高精度化の研究」を行った。(1) AD変換方式では、2021年度も高精度化を実現できるアーキテクチャの拡張を各種行った。(2) LSI試作実証については東京都市大学の傘先生との共同研究にて「β変換型AD変換器と逐次比較(SAR) AD変換器の2段構成AD変換器」の回路を65nm CMOSで0.75V電源にて試作評価し、0.9V電源に変更すれば当初の性能を実現できることを実証した。詳細：(1)AD変換方式の研究では東京理科大学・理工学部・兵庫先生の研究室と共同研究を進めいくつかのアイデアを学会発表した。例えば、3進逐次比較A/D変換器をベースにノイズシェープ機能を組み込んだ、高速なNS-SAR-ADCの提案などである。(2)試作チップ評価では電源電圧を0.9Vまで上げれば目標のSNDR=68dB (有効ビット11bit)を達成できるが、0.7Vまで下がるとSNDR=40dB（有効ビット 6.3-bit）程度に劣化する。原因は完全差動リングアンプの同相発振であった。そこでリングアンプの新回路を考案し新試作チップを評価中である。またβ変換サイクリックADCとSAR-ADCを組合わせるハイブリッドA/D変換方式は、前段と後段の間にVrefの差があり精度が劣化することが分かった。しかしこれはデジタルドメインで補償でき、研究タイトルである「低電力AD変換器のデジタルアシストによる高精度化」がうまく働くことを実証できた。この成果について学会発表予定である。成果(5年間)：デジタルアシストADC研究論文6件、国際学会20件、国内研究会16件。特許6810931(2021.1.13) A/D変換器、β変換サイクリックADCとSAR-ADCを組合わせたハイブリッドA/D変換器
すべて 2021 2017
すべて 雑誌論文 (3件) (うち査読あり 2件) 学会発表 (8件) (うち国際学会 8件、 招待講演 1件) 産業財産権 (1件)
IEEJ Transactions on Electronics, Information and Systems
巻: 141 ページ: 1313～1320
10.1541/ieejeiss.141.1313
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences
巻: E104.A ページ: 516～524
10.1587/transfun.2020GCP0008
巻: 140 ページ: 194～203
10.1541/ieejeiss.140.194
