| 研究課題/領域番号 |
17K06404
|
|---|
| 研究機関 | 早稲田大学 |
|---|
研究代表者 |
篠原 尋史 早稲田大学, 理工学術院(情報生産システム研究科・センター), 特任教授 (50531810)
|
|---|
| 研究期間 (年度) |
2017-04-01 – 2020-03-31
|
| キーワード | PUF / TRNG / 乱数 / ビットエラー率 |
|---|
| 研究実績の概要 |
本研究の中心的アイデアである初期状態設定、すなわちPUFのアンチ分水嶺への設定とTRNGの分水嶺への設定、が効果を発揮していることを実チップで確認した。
PUFでは、ビットセルを本アイデアに基づいて改良した1Kbit SRAM PUFを設計し、試作した。室温での測定結果から、ビットエラー率が1/6に減少することを確認した。
TRNGでは、本アイデアに基づいてラッチベースのTRNGを設計し、試作した。室温での測定結果から、歩留まり約30%でエントロピー0.72以上の乱数出力していることが観測された。この歩留まりは従来のラッチよりは高いので効果は確認されたが、予想よりは低い。歩留まりを高くすることが次年度の課題である。
PUFのアンバランス強化では、温度・電圧加速したBTI (Bias Temperature Instability)ストレス条件で、ビットエラー率が約1/30に減少すること結果が得られた。また、温度加速係数（アクティベーションエネルギー）や電圧加速係数を求めた。
PUFの軽量ECCと軽量混ぜ合せ論理では、2bit訂正のBCH(15,7,5)を選定し、これを用いてインデックスベースの情報リークの無いセキュアスケッチを設計した。シミュレーションにより、PUFメモリ容量を秘密鍵長の2倍にするだけで10E-8のビットエラー率を得た。また、TRNGの軽量混ぜ合わせ論理では、フォンノイマンアルゴリズム改良したフォンノイマン_N+waitingアルゴリズムを提案した。フォンノイマン_4+waitingでは、従来の1.9倍の46.9%に出力レートが改善された。
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
1: 当初の計画以上に進展している
理由
PUFとPUFのアンバランス強化では、最終目標に近い数値が得られていて、当初の計画を上回る成果が得られた。
TRNGでは、数値は最終目標よりもやや低いが、初年度計画である効果の確認は達成できた。
軽量ECCと軽量混ぜ合わせ論理では、それぞれPUFメモリ容量が秘密鍵長の2だけで低ビットエラー率かつインフォーメーションリーク無しと、新規アルゴリズムで2倍近い効率改善が達成できたので、計画以上の成果が得られた。
以上を総合して、当初の計画以上に進展している。
|
| 今後の研究の推進方策 |
PUFは当初目標をほぼ達成できたので、マスキング手法という計画以上の発展的手法に取り組むことにより、温度・電圧変化時でも低いビットエラー率を実現する。
TRNGでは、当初バックアップ策としていたチップ製造後にデジタル的に微調整する機構を実行に移す。これで歩留まり改善と安定動作を図る。
PUFのアンバランス強化では、当初計画通り、BTI条件の最適化を行う。
PUFの軽量ECCでは、ECCの微調整を行う。TRNGの軽量混ぜ合せ論理では、論理回路をチップ実装し、TRNG本体と軽量混ぜ合せ論理を組み合わせた全体としての最適化を行う。
最終年度に予定していた上記個別技術の統合を、可能な範囲で前倒し実施する。
|
