| 研究課題/領域番号 |
17K06405
|
|---|
| 研究機関 | 徳島文理大学 |
|---|
研究代表者 |
河合 浩行 徳島文理大学, 理工学部, 教授 (20643159)
|
|---|
| 研究分担者 |
有本 和民 岡山県立大学, 情報工学部, 教授 (10501223)
|
|---|
| 研究期間 (年度) |
2017-04-01 – 2020-03-31
|
| キーワード | ニューラルネットワーク / ノーマリーオフコンピューティング |
|---|
| 研究実績の概要 |
本研究は、メモリスタを用いた組込み用低電力ニューラルネットワークの基盤技術の確立を目的とする。本研究では、①メモリスタ技術を用いた組込み用低電力ニューラルネットワーク・アーキテクチャ、②提案アーキテクチャに適した学習手法・学習結果格納方法、③ノーマリーオフコンピューティング技術と同時発火抑制技術による低電力化技術、について検討を行う。さらに、①～③の技術を組み合わせた統合評価環境を構築し、その効果を検証する予定である。平成29年度の研究実績は以下の通りである。
①メモリスタ技術を用いた組込み用低電力ニューラルネットワーク・アーキテクチャ検討：メモリスタ技術の調査を行い、ニューラルネットワーク・アーキテクチャの基本方式検討と回路仕様検討を行った。不揮発素子を用いたニューラルネットワーク・アーキテクチャは、低電力化要求の厳しいエッジコンピューティングへの実用化展開に大きく寄与する技術と考える。
②学習機構：重み情報を保持するメモリスタ素子特性による認識精度への影響をシミュレーションにより評価した。また、メモリスタ・シナプスアレイ中の任意メモリセルに選択的に任意の重み係数を所望の抵抗値として設定する書き込み制御方式を検討した。本技術は、将来的にはリアルタイム学習の実現にも寄与する技術である。
③低電力化機構：一般的に、シナプスアレイ中のすべてのシナプス結合は同時に動作する。この数10Aオーダーとなりうるピーク電流と微細化に伴うスタンバイ電流の増大は、組込み用途およびバッテリー駆動システムにおいて誤動作や電池寿命の短縮を引き起こす。メモリスタを用いた場合は、電源ON/OFFに伴う学習情報の退避・リロードが不要になることから、時間的・空間的細粒度電源ON/OFF制御を行うノーマリーオフコンピューティング技術導入により低電力化を図ることとし、空間的細粒度電源制御方式について検討した。
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
2: おおむね順調に進展している
理由
平成29年度の研究実績は以下の通りである。
①メモリスタ技術を用いた組込み用低電力ニューラルネットワーク・アーキテクチャ検討：エッジコンピューティングとしてアプリケーションを想定し、求められる機能の洗い出しを完了した。メモリスタ素子に関する詳細なデバイス情報入手が遅れており、回路レベルからの検討が遅れている。
②学習機構：不揮発素子アレイへの書き込み処理シーケンスを検討し、当初計画通りの成果を得た。
③低電力化機構：3層ニューラルネットワークモデルをChainerを用いて作成し、MNISTデータを使い誤差伝搬学習を行わせた。学習後、各シナプス結合の重み係数の空間的・数値的分布を調査した。また、重み係数精度を変化させた場合の認識率への影響を調べた。これにより得られた知見は、細粒度電源制御によるノーマリーオフコンピューティング技術導入による低電力化手法確立の基礎情報となるものであり、当初計画通りの成果である。
|
| 今後の研究の推進方策 |
H30年度における本研究課題の推進方策は以下の通りである。
①メモリスタ技術を用いた組込み用低電力ニューラルネットワーク・アーキテクチャ検討：平成30年度は、学習結果情報であるシナプス結合ごとの結合重み情報を従来のようにデジタル値で保持せずにメモリスタの抵抗値として書き込み／保持する回路を検討し、シミュレーションにより基本ネットワークの動作を検証する。なお、メモリスタ素子情報の入手ができない場合は、他の不揮発素子情報で代替して当初予定していた技術検討を進める。
②学習機構：平成30年度は、メモリスタが持つ抵抗値分解能を超える用途に同一メモリアレイで対応できるように、精度拡張方式の方式検討と方式設計を行う。また、リアルタイム学習機能の実装に向けた誤差逆伝搬機構についても基本仕様の検討を行う。
③低電力化機構：平成30年度には、細粒度電源制御方式として、H29年度の研究成果を活用して、学習結果であるシナプス重み情報と注目するニューロン発火に対する個々のシナプス結合寄与度を利用する技術検討を行う。
④統合評価：本研究で考案するメモリスタ技術を用いた組込み用ニューラルネットワーク・アーキテクチャ、低電力化技術と学習機構を検証するために、H30年度に統合評価環境の仕様検討・仕様設計を行う。本統合評価環境は、ディスクリートデバイスを用いて模擬システムを構築し、提案技術の原理試作・評価を行うことを目標とする。
|
| 次年度使用額が生じた理由 |
H29年度において、次年度使用額が生じた主な要因は、解析用メモリデバイス購入の次年度シフトと学会参加費の他予算充当である。
H30年度は、提案技術の原理試作と機能および有効性を評価する評価環境の1次版開発を予定しており、H29年度からの持ち越し金と合わせて、当初目的達成をより高い精度で評価しうる評価環境の構築を実施する。また、評価環境の仕様検討と合わせて、解析用メモリデバイス選定と購入を行う。
|
