|
本研究の目的は、メモリスタを用いた組込み用低電力ニューラルネットワークのハードウエアプラットフォーム基盤技術の確立に向けた技術検討である。本研究では、不揮発素子技術を用いた組込み用低電力ニューラルネットワーク・アーキテクチャ及びそれに適した学習手法と低電力化手法を検討した。また、提案技術を評価環境上に疑似的に構築し、アプリケーションに適用して提案技術の効果を検証した。Ｒ２年度には、前年度までに検討した重み値を抵抗値として不揮発素子に記憶させるアーキテクチャに適した、学習方法と低電力化技術を検討した。学習方法として、低演算精度に対応しうる量子化影響低減手法、メモリ容量低減のための分散補正型面積相殺手法および出力寄与度を考慮したノード削除手法を提案した。低電力化技術では、記憶素子の不揮発特性に注目して、使用時以外はメモリ電源をOFFするノーマリーオフ型電源制御を適用しリーク電流を削減する。さらに、重み行列のスパース化および出力寄与度の優先度考慮したノード削除手法を組み合わせることにより、冗長メモリブロック電力低減を図れる。本研究で提案した手法の有効性を統合評価で検証した。統合評価時のアプリケーションとして、MEMS触覚センサを用いた紙の種類識別を用いた。表面凹凸および摩擦の各1000点の電圧データを組み合わせた2000点を入力とし、convolution層の後に64ノードの全結合層を持つ深層学習ネットワークの構成を対象とした。今回提案した手法により、全結合層を34ノードまで削減できた。このときの識別率0.8であった。一方、比較のために34ノードネットワークを構築して学習させたところ、識別率は0.7であった。このことから、高い識別率を得るには、重み値の0値化時に最適化が必要であり、今回提案手法が、所望のメモリ容量に合わせてネットワーク規模縮小する上で有効であることが確認できた。
|
