| 研究課題/領域番号 |
17K12657
|
|---|
| 研究機関 | 埼玉大学 |
|---|
研究代表者 |
西澤 真一 埼玉大学, 理工学研究科, 助教 (40757522)
|
|---|
| 研究期間 (年度) |
2017-04-01 – 2020-03-31
|
| キーワード | トランジスタ特性ばらつき / フリップフロップ / 記憶保持特性 |
|---|
| 研究実績の概要 |
集積回路はその高性能化，低消費エネルギー化，低価格化が強く求められている．この実現を阻む要因に，製造プロセスに起因するトランジスタ特性ばらつきが挙げられる．この対策として，電圧制御による集積回路の特性改善手法が注目されている．電源電圧制御および基板電圧制御によるトランジスタ閾値電圧の制御により，回路の動作速度と消費エネルギーを最適化する．
電圧制御による集積回路の特性改善のためには印加電圧を適切に設定する必要がある．そのためテストによって個々の集積回路の動作特性を適切に診断する必要がある．リングオシレータの様な回路の遅延特性を利用し診断するテスト回路が広く用いられているが，回路を構成するPMOSトランジスタ・NMOSトランジスタの平均特性が回路遅延として表れるため，トランジスタ特性ばらつきを個別に診断する事が難しい問題がある．また専用のテスト回路を各チップに埋め込む必要があるため製造コストが増える問題がある．
本研究ではフリップフロップの記憶保持特性を利用したトランジスタ特性ばらつきの診断手法を提案する．フリップフロップの記憶保持特性はPMOSトランジスタ・NMOSトランジスタ特性の差分に依存する事を利用しばらつきを推定する．デジタル回路のテストに広く利用されているスキャンフリップフロップをばらつき評価に流用する事で，ばらつき推定のための専用のテスト回路を利用する事無くトランジスタ特性のばらつき量の評価を行う．
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
2: おおむね順調に進展している
理由
過去に試作したテスト回路を利用して，提案するばらつき推定を行った．本テスト回路は提案するばらつき推定のために設計したものではなく限定的な評価にとどまるが，ばらつきの推定にあたり有用な測定データを取得する事ができたため，測定結果を国際会議にて発表した．
また65nm プロセスを用いて専用のテスト回路を試作し，現在製造中である．
|
| 今後の研究の推進方策 |
既存のフリップフロップではPMOS・NMOSトランジスタ特性の差分しかわからない問題点がある．今後はフリップフロップの回路構成を変更し，記憶素子としての性能を劣化させることなく，PMOS・NMOSトランジスタ特性を個別に評価可能なフリップフロップの考案を行う．
また現在は記憶保持特性の評価は外部の制御回路で行っている．測定用フリップフロップと制御回路を混載し，トランジスタばらつき量の自己診断を行える回路アーキテクチャについて検討する．
|
| 次年度使用額が生じた理由 |
当初購入予定の集積回路の評価ボードを他研究機関からお借りできた事，平成29年度に試作したテストチップの請求が年度を跨いだため使用額が少なくなった．平成30年度にテストチップ代の請求があるため平成29年度予算を平成30年度に繰り越し支払う予定である．
|
