研究課題
特定領域研究
2013年には最小加工寸法(ハーフピッチ、hpと称される)32nmで高性能信号処理チップではチップ面積(140mm2)上に15億個のトランジスタを集積(Integration)し、回路ブロック中では10GHz以上のクロック信号で動作させようとしている。LSI上の多層配線構造における信号伝送は、加工揺らぎや物理限界に起因するデバイスや配線などの特性揺らぎやばらつき、さらにはintegrationされたときの隣接配線間のCross Talk雑音などによってますます厳しくなっている。本研究では、加工寸法で言えば32nm以降のナノスケールデバイスやナノ配線を集積化したときの、物理的な揺らぎの影響や多数の回路や配線を集積化したときに生じるクロストークなどの相互干渉の影響を定量的に評価、予測し、集積化設計技術として構築する。具体的には、まずナノ金属及びカーボンナノチューブ(CNT)やウォール(CNW)の電気伝導、特に高周波(110GHz)信号伝搬特性を明らかにする。次に、ナノデバイス、ナノ配線を集積化したときの回路性能、回路特性揺らぎ、ジャングルのような長距離多層配線構造内における100GHz の周波数成分を有する信号伝送の揺らぎやクロストーク評価を行い、ナノデバイス集積におけるシグナルインテグリティ研究を行う。アウトプットとして、信号伝送モデルや揺らぎモデルとして提示し、ナノメータデバイス集積化指針の構築を目指す。
すべて 2009 2008 2007 その他
すべて 雑誌論文 (3件) (うち査読あり 3件) 学会発表 (7件) 備考 (2件)
IEICE Transactions on Fundamentals of Electronics Vol.E92-A, No.4
ページ: 1024-1030
電子情報通信学会誌 Vol.91, No.3
ページ: 170-175
IEEE Journal of Solid-State Circuits Vol. 43, No. 4
ページ: 1020-1029