Siデバイスの小型化に伴う携帯情報機器の爆発的普及が加速する現在、ナノスケールの金属-絶縁物-半導体電界効果トランジスタ(MOSFET)を一つのシステムとして正常かつ精緻に機能させる革新的技術が要求されている。本研究においては、これまでのスケーリングにより性能向上を図る開発路線を脱却し、従来のデバイス物性の限界を大幅に超えて、ナノシステムを機能化させ得るポストスケーリング世代におけるMOSFETデバイスの実現を目的とする。具体的には、超低駆動電圧、超低消費電力と同時に超高速動作を可能とする新規IV族系MOSFETの実現に向けた、新しいゲートスタック/チャネル構造のためのプロセス技術を構築し、仕事関数可変型の金属合金メタルゲート、超低リーク・高信頼性希土類金属系高誘電率(High-k)絶縁膜、歪・欠陥制御型高移動度歪Geチャネルおよびバッファ層から構成されたハイブリッドへテロ構造の開発、および基礎的物性解明を目指す。
|