| 研究概要 |
ポストスケーリングテクノロシーによる次世代Si系デバイスの高性能化には新材科と新構造の導入が必須であり,デバイス内部にはSiとそれ以外の材料との異種接合が多用されることになる.さらに,デバイスサイズはナノスケール化されるため,伝導キャリアに対するこれら種々の界面の影響が揺らぎを含めて極めて重要となる.
本研究では,評価技術開発を含めて,ナノスケール界面物性の評価,界面準位の数とエネルギー準位の揺らぎ評価,これら揺らぎによるデバイスの雑音への影響などを実験的に解明し,界面物性揺らぎと雑音に関する学術的寄与と共に,次世代高性能Si系デバイスの開発に資することを目的としている.
昨年度は,室温でのチャージポンピング(CP)特性における立ち上り部において,ゲートパルスのオン時間に依存した過渡現象を見出した.今年度はこの過渡現象のプロセスを考察すると共に,SiGe/SiヘテロチャネルMOSFETに低温CP法を適用してSiGe/Siヘテロ界面準位に対する過渡特性を検討した.この結果,この過渡特性の時定数がエネルギーバンドギャップ中の界面準位のエネルギー準位に依存すると考えられることから,数個の界面準位を含むナノスケールデバイスにおいて,この手法を用いることによって界面準位の離散的エネルギー準位揺らぎを評価できる見通しを得た.
また,極微小ゲート面積のSi MOSFETにおけるゲート酸化膜界面準位揺らぎとドレイン電流雑音特性の関係について検討を開始し,今回は種々のゲート長とゲート幅を有する極微小ゲートMOSFETにおける雑音特性を評価して,新たな知見を得ると共に,課題や特徴を抽出した.
|
