研究課題
FFTアルゴリズムではN点の離散時間フーリエ変換(Discrete Fourier Transform : DFT)を2点のDFTに帰着することによって高速に計算でき、これは乗算器、加算器と減算器で構成されるバタフライ回路によって計算される。19年度は、4ビットのAND/RCAを用いた乗算器を製作し、その乗算器のチップは、測定によりその動作が期待通りであることを確認した。この回路は加算器としてリップル・キャリー・アダーを用いており、回路面積は優位であるがビット数を上げた場合の速度は劣化するため、20年度は4ビットのAND/CLAを用いた乗算器を製作し、並列動作を行わせた。これに先立ち4ビットのCLA加算回路を製作し低速の測定に成功、さらに高速測定を行い完全動作を確認した。これを基に4ビットのAND/CLAを用いた乗算器を製作し、低速の測定に成功した。21年度は符号付き4ビット乗算器を設計製作した。ディジタルシミュレーションのジョセフソン接合のパラメータには、SRLの2.5kA/cm^2Nb/AlO_x/Nb標準プロセスを想定した値を使いVerilog-XLを用いている。これにより4ビット2点FFT回路を設計しCLAバージョンのレイアウトを得、動作シミュレーションを行った。試作回路の測定から20GHzを越える動作が可能なことを確認した。またCLAバージョンでの8ビット化へのグレードアップを行った。現在の製造プロセスによる接合のスイッチング時間は2.6ps程度であり、これをさらに短縮するには、臨界電流密度を上げ、接合容量を小さくする必要がある。現在、臨界電流密度を上げ、接合容量を小さくした接合によるシステムの検討を行い、高速化と消費電力の観点から半導体回路に対する優位性を確認した。
すべて 2010 2009
すべて 雑誌論文 (4件) (うち査読あり 4件) 学会発表 (16件)
IEEE Trans.Neural Networks 21
ページ: 224-237
IEEE Trans.Applied Superconductivity 19
ページ: 626-629
電子情報通信学会論文誌A J92-A
Advances in Neuro-Information Processing Part I, LNCS 5506
ページ: 875-882
