局在電磁波配線を利用したSFQ回路を実現する上で重要な課題であるSFQ論理ゲートの最適設計法について研究を行った。これによりSFQ論理ゲート間を超伝導伝送線路で直接配線するための基本技術を確立し、回路設計の柔軟性を向上させた。研究の後半では、開発したセルライブラリを利用して信号処理回路の開発を行ない、半導体回路を超える性能を有する信号処理回路の実証を行った。 本年度は、これまでに確立したSFQ論理ゲート間を超伝導伝送線路で直接配線するためのセル設計技術を用いて、論理ゲートセルライブラリのフルセットを完成させた。各論理ゲートのタイミング情報、回路図、レイアウト構造からなるセルライブラリを構築し、他の研究グループとともにトップダウン設計環境を構築した。これらの基本セルを用いて2×2スイッチを設計、試作し、新たな論理ゲートセルを用いることで回路の接合数、面積、レイテンシ、バイアス電流を大幅に低減できることを示した。以上により、提案する回路設計法の有効性を示した。 更に、SFQ回路を用いた高性能信号処理回路の動作実証を目的としてFFTプロセッサ用の4bitバタフライ演算器の設計と試作を行った。バタフライ演算器は4個の乗算器と6個の加減算器で構成され、ビットシリアルアーキテクチャに基づいて設計された。オンチップ高速テストにより、4bitベタフライ演算器の13GHzにおける完全動作を確認した。これにより33GOPS相当の演算性能を達成した。
|