研究課題
基盤研究(A)
本研究では、パワースイッチと呼ばれる回路技術を活用したパワーゲーティング手法を用いて、高性能プロセッサの低消費電力化を実現することを目指した研究を遂行した。回路技術とアーキテクチャ、コンパイラという異なる設計階層間の協調により電源制御を統合的に行なった点が特徴である。それぞれの階層間が協調して低電力化を達成するための基盤技術として、パワーゲーティングを有効活用するための命令レベルにおける制御手法、コードの解析によるソフトウェアからの指示に基づくパワーゲーティングを実現するコンパイラ手法、パワースイッチによる空間的・時間的なオーバーヘッドを低減する回路技術の開発を行なった。また、シミュレーション評価によりこれらの手法がプロセッサのリーク電力を大幅に削減可能であることを示した。
すべて 2009 2008 2007 2006
すべて 雑誌論文 (6件) 学会発表 (40件)
情報処理学会論文誌 コンピューティングシステム(ACS) Vol.1, No.2
ページ: 111-123
情報処理学会論文誌 コンピューティングシステム(ACS) Vol.1, No.1
ページ: 120-132
情報処理学会論文誌 Vol.48, No.SIG13(ACS19)
ページ: 260-269
Communications and Computer Sciences Vol.E89-A, NO.12
ページ: 3482-3490
IEICE Trans on Fundamentals Vol.E89-A, No.12
ページ: 3519-3528
情報処理学会論文誌 Vol.47, No.SIG18(ACS 16)
ページ: 80-91
