|
次世代パワーデバイス用半導体SiCを用いて、超低損失(超高効率)・高耐圧のパワーデバイスを実現するための基本構造となる多層pn接合からなる超接合構造の作製技術と構造設計に関する研究を推進した。本年度に得られた主な成果は以下の通りである。
(1)MOSチャネル移動度の向上と短チャネル化
通常の熱酸化により形成したSic MOSFETのチャネル移動度は約10cm2/Vsと低いが、1300℃の高温でN20による直接酸化を行うことにより、チャネル移動度を25cm2/Vsまで向上した。さらに、酸化膜を堆積した後に、高温N20処理を行うことで35cm2/Vsの移動度を得た。さらに、(000-1)面を活用することによって51cm2/Vsという高い移動度を達成した。MOSキャパシタを用いた評価により、導電帯近傍の界面準位密度とチャネル移動度に明確な相関があることを明らかにした。また、様々な条件で酸化膜を形成した試料のSIMS分析を行い、N20処理により界面近傍の残留炭素が低減されることが分かった。さらに、短チャネルMOSFETを作製し、SiCにおける短チャネル効果の発現条件を実験および数値解析により明らかにした。
(2)SiC超接合構造の数値解析
二次元デバイスシミュレーションによってSiC超接合構造の設計を行った。特に多層pn接合の空乏化と電界分布に重点を置いて解析を行い、最適なドーピング密度を明らかにした。また、デバイス端部での電界集中を解析し、これを抑制するための指針を提示した。
|
