|
前年度までの成果により、イオン注入により多層pn接合を形成することが最も精度や再現性に優れることが分かった。そこで本年度は、イオン注入技術を駆使して多層pn接合を有するSiCパワーMOSFETの性能向上とそれに関連するデバイス物理の研究に注力した。得られた主な成果は以下の通りである。
(1) 実験(デバイス試作)と二次元デバイスシミュレーションによって、横型SiC MISFETにおいて高い耐圧と低いオン抵抗を実現するための構造設計を行い、npnp接合(トリプルRESURF)構造では、pnp接合(ダブルRESURF)構造に比べ、電流経路がMOS界面から伸びる空乏層の影響で狭くなること、また寄生の抵抗成分が存在することを指摘し、オン抵抗の低減にはpnp接合(ダブルRESURF)構造が優位であることを見出した。
(2) pnp接合(ダブルRESURF)構造についてオフ時の電界分布やオン時の電流経路を詳細に解析し、オン抵抗の低減だけでなく、SiC MOSFET特有の課題である絶縁膜の破壊を回避でき、耐圧の向上にも効果的な構造であることを明らかにした。また、この構造で優れた特性を得るための設計指針を提示した。
(3) イオン注入、微細加工、MOS界面制御、電極形成技術などを集約してpnp接合(ダブルRESURF)構造を有するSiC MOSFETを作製し、多層pn接合の優位性を実証した。高いチャネル移動度が得られるSiC(000-1)面を活用することで、耐圧1580V、オン抵抗40mΩcm2という当該分野で最高の性能を達成した。この特性はSiデバイスの理論限界より10倍以上優れた特性である。さらに、独自の堆積酸化膜に高温窒化処理を施したMOS構造を適用することで、オン抵抗を30mΩcm2以下まで低減することにも成功した。
(4) 作製した多層pn接合を有するMOSFETの温度依存性やスイッチング特性を測定し、半導体物理と関連付けて議論した。多層pn接合構造では各々の領域のドーピング密度を高く設定できるため、温度上昇時のキャリヤ密度の増大率が大きく、かつ移動度の低下率が小さい。この結果、多層pn接合構造では従来構造に比べて高温での特性劣化を大幅に抑制できることを明らかにした。
|
