| 研究概要 |
完全並列型LDPCデコーダVLSIの高性能化技術として, 最終年度にあたる本年は, (1)バリアブル・ノードとチェック・ノード間データ転送を異なるステップ数で送付する「部分パイプライン方式」と(2)部分パイプライン方式をさらに徹底活用した「非同期双方向同時データ転送方式」の2方式について, 設計およびチップ試作を行い, その基本原理と有用性について評価した. (1)部分パイプライン方式では, まずノード間配線長のバラツキ度合いを抽出し, 最長配線の半分の配線長以上の配線にパイプラインレジスタを挿入し, 2ステップでデータが更新される形とし, それ以外の短配線にはレジスタは挿入せず, 1ステップでデータ転送を実行する形とする. この結果, LDPCデコーディングを10Gbps以上で実行できるシミュレーション結果を得た. また, 実チップも試作し, 原理動作を検証した. この成果の代表的なものして, 国際ジャーナルとして著名なIEEE Transaction on VLSIに採択されるに至った. (2)また, 非同期双方向同時データ転送方式に基づく高性能LDPCデコーダLSIについても, 設計および試作を行った. 非同期式制御では, 同期式制御におけるクロック信号が不要(クロックによる消費電力を削減できる)である反面, 従来までの非同期式制御では, 配線数が増大してしまう問題があった. 本グループでは, 同期式制御と比べて配線数が増大しない符号化方式を考案し, その有用性を確認した結果, 従来までの同期式完全並列型LDPCと同程度の性能を維持しながら, 電力消費を大幅に削減できることを明らかにした. この研究成果の代表的なものとして, 電子情報通信学会英文誌Cに採択・論文掲載されることが決定した.
|
