| 研究概要 |
システムLSIに搭載されるプログラマブルロジックの実現に向けて,これまでの研究してきたデバイス・アーキテクチャを活かす専用のEDAツールを開発することを目的とし,その実現に向けて以下に示す3項目の研究成果を挙げた.また,研究成果として,論文誌1件,国際会議1件の発表をおこなった.
1.テクノロジマッピング手法および配置配線ツールの開発:提案方式のツールとして完成させ,具体的な応用回路を用いて総合的な評価を行った,配置配線ッールは,これまでトロント大学で開発された配置配線ツールVPRをベースに開発してきた.これに平成20年度にアルゴリズムの改良を実施,ツールとして統合した.また,様々なリコンフィギャラブルロジックのデバイス・アーキテクチャに対応するための機能も追加した.
2.コンテキスト統合アルゴリズムの開発:配線共有型マルチコンテキストの消費電力削減を目的とし,論理ブロック数削減および配線のトグル率を考慮することで回路全体の消費電力を削減する手法を提案した.提案手法は,配線共有型マルチコンテキスト向けのマッピング手法に新しいコスト関数を付加する.これにより,マッピング後の論理ブロック数を削減し,かつトグル率の高い配線を論理ブロック内に隠蔽することで消費電力を削減した.
3.クラスタリング手法および配置配線ツールの開発:クラスタリング最適化目標として,配線面積の最適化に加え,消費電力削減への別の要因であるアクティビティを考慮したクラスタリング手法を提案した.提案クラスタリング手法を用いてクラスタリングを行うことによって,消費電の改善を確認した.
|
