| 研究概要 |
平成19年度は,前年度後半に高速アルゴリズムグループが行った圧縮データ構造の研究および理論的解析に基づき,ハードウェアグループがプロトタイプシステム上でFPGA実装を開始した.当初の予定より早く開発は完了し,実在のゲノムデータを中心とした実証実験を行ったところ,想定していたレベルの性能がでていないことがわかり,性能低下要因解析のためサイクルレベルシミュレーションおよび様々なチューニングを行った.平成19年10月の段階で,ホストメモリとアクセラレータメモリのバンド幅ボトルネックが性能に大きな影響を与えることがわかり,大規模化した際に要求スペックで正常稼働させるための問題点が顕在化した.この問題点を解決するため,アルゴリズム面の検討とソフトウェア開発と全体FPGAシステム仕様再設計を行った.このような経緯で19年度予算の一部を繰越し,平成20年度にはメモリバンド幅ボトルネックを隠蔽するため大容量低速メモリをメモリディスクに組み込む機構を含んだシステムを設計した.平成20年10月をもってこのシステムを利用した解析が完了した.
一方,高速アルゴリズムグループはメモリバンド幅ボトルネックの隠蔽のため,明示的なコピー操作を行うことができるスクラッチパッドメモリを階層的にもつシステムをターゲットとした最適化手法を提案,「メモリ階層構造を意識した最適化コンパイラ,MCAMP」を実装し,ベンチマークテストを行ってその有効性を検証した.具体的には,コピーキャンディディトをグラフのノードとして可能なコピーをエッジとした階層的コピーキャンディデーとグラフを作成,各エッジにコピーの際のコストを割り付け,整数計画法を用いて費用最小となる最適化パス抽出することで最適化を行っている.
|
