|
本研究では、次世代MOSFETにおいて、低いSiO_2換算膜厚(EOT)を達成するために不可欠なMetal-Gate/high-k膜/Siゲートスタック構造の形成手法の構築を目指している。目標は、同一膜厚のSiO_2に比べて6桁以上のリーク電流低減、Si酸化膜と同程度の界面特性の実現である。平成18年度に得られた成果は、以下の通りである。
(1)Ar/O_2混合プラズマによるSiO_2膜形成、スパッタリングによるHf金属の堆積、酸素プラズマ照射によるHf表面酸化を、電子サイクロトロン共鳴プラズマにより同一真空中で行い、その後の熱処理によりHfO_xとSiO_2とを界面反応させてhigh-k膜を形成する手法を検討した。Hf表面酸化時間とPDA温度に着目して最適化を図り、EOT=1.15nm、同一膜厚のSiO_2膜に比べて4桁のリーク電流の低減を実現した。
(2)TaN電極の加工手法として、Hf金属をハードマスクとしたウェットエッチングによるTaN膜のパターニング法を検討した。この手法を用いれば、high-k膜にダメージを与えることなくパターニングができること、形成したTaN Gate-MOSキャパシタが良好な電気的特性を示すことを実証した。更に、SiO_2上のTaN膜の熱安定性調査から、TaNの実効仕事関数は4.4eVで750℃まで一定であることを明らかにした。
(3)TaN/HfO_2/Si-MOSFETの試作プロセスを完成させ、デバイスが正常に動作すること、物理気相法によるTaNの堆積は界面準位及び実効移動度を劣化させるが、高温熱処理により改善できることを示した。
|
