| 研究概要 |
高速,低消費電力,高機能な将来システム構成のためのデバイスは,新材料や新構造を導入し異種(ヘテロ)接合を多用したいわゆる非古典的CMOSデバイスになると考えられる.
本研究では,このような非古典的ナノヘテロCMOSデバイスの真価を十分発揮させるために必須となる,ヘテロ界面に関する基本的事項を明らかにすることを目的に,ナノ薄膜SiGe/Siヘテロ構造を例に,そのヘテロ界面準位密度の評価技術の確立,ヘテロ界面の電気的物性と品質,安定性を明らかにする.さらに,CMOSデバイスに応用した場合の,デバイス特性に及ぼすヘテロ界面物性の影響を明らかにする.
本年度は,ナノ薄膜半導体ヘテロ界面準位密度の評価法として考案した低温チャージポンピング(LTCP)法を局所ヘテロ界面準位密度が評価できるように拡張した.従来,LTCP法を用いることによって,界面準位が平面的に均一分布していることが仮定できる場合にのみ界面準位密度の算出が可能であった.局所界面準位の生成にはSiGe/SiヘテロMOSトランジスタを用いてホットキャリア注入によりドレイン付近にヘテロ界面準位を発生させた.LTCP特性の解析から,ホットキャリアによる劣化領域幅の導出法を考案し,局所発生したSiGe/Siヘテロ界面準位密度の算出を可能にした.
また,ヘテロ界面の安定性を調べるため,ドレイン電流によって発生するジュール熱のヘテロ界面への影響について検討した.デバイスに一定のバイアスを印加し,デバイス特性の経時変化を測定した.その結果,ホットキャリア劣化などとは異なる急激かつ顕著な特性変化をすることを見出した.LTCP特性からは,ヘテロ界面が電気的には消失したかのように判断される.ドレイン電流低周波雑音レベルも急激な増加を示した.種々のバイアス条件による実験から,これらの変化はドレイン電流ジュール熱によって生じたものであることが判明した.
|
