| 研究概要 |
高速,低消費電力,高機能な将来システム構成のためのデバイスは,新材料や新構造を導入し異種(ヘテロ)接合を多用した,いわゆる非古典的CMOSデバイスになると考えられる.
本研究では,このような非古典的ナノヘテロCMOSデバイスの真価を十分発揮させるために必須となる,ヘテロ界面に関する基本的事項を明らかにすることを目的に,ナノ薄膜SiGe/Siヘテロ構造を例に,そのヘテロ界面準位密度の評価技術の確立,ヘテロ界面の電気的物性と品質・安定性を明らかにする.さらに,CMOSデバイスに応用した場合のデバイス特性に及ぼすヘテロ界面物性の影響を明らかにする.
今年度は,昨年度に引き続いてナノ薄膜SiGe/Siヘテロ界面の電気的物性と品質・安定性の研究を継続して進展させた.デバイスを動作させてドレイン電流を流した状態でのヘテロ界面の安定性について検討し,デバイスをパルス動作させた場合と直流動作させた場合の比較を行った.この結果,同一バイアス条件において,パルス印加の方がヘテロ界面劣化に至る時間が長時間となり,界面劣化がドレイン電流によって発生するジュール熱効果であることを検証した.
また,熱処理条件(熱処理温度)をパラメータにしてSiGe/Siヘテロ構造におけるGe拡散の程度に有意差を設けたSiGe/SiヘテロチャネルMOSトランジスタを試作した.これらのデバイスを用いて,初期的なドレイン電流雑音特性,ホットキャリアによるヘテロ界面特性劣化,および,ジュール熱ストレスによるヘテロ界面特性劣化に及ぼす熱処理温度の影響について検討を行った.この結果,種々の特性に熱処理温度依存性があり,Ge拡散効果と共にヘテロ構造の結晶性変化も関連していると考えられることがわかった.
|
