| 研究概要 |
高速,低消費電力,高機能な将来システム構成のためのデバイスは,新材料や新構造を導入し異種(ヘテロ)接合を多用した,いわゆる非古典的CMOSデバイスになると考えられる.本研究では,このような非古典的ナノヘテロCMOSデバイスの真価を十分発揮させるために必須となる,ヘテロ界面に関する基本的事項を明らかにすることを目的に,ナノ薄膜SiGe/Siヘテロ構造を例に,そのヘテロ界面準位密度の評価技術を確立し,ヘテロ界面の電気的物性と品質・安定性を明らかにする.さらに,CMOSデバイスに応用した場合のデバイス特性に及ぼすヘテロ界面物性の影響を明らかにする.
今年度は,チャージポンピング(CP)法を用いてヘテロ界面準位のエネルギー準位に関する知見を得る手法について検討した.この検討は,CP特性の立上り部分がCP測定時のゲートパルスON時間に依存するという新たな現象を見出したことから始まった.この現象がON時間に対して時定数を有する飽和特性を示し,考察の結果,この時定数が反転層内キャリアの界面準位への捕獲過程に係るものであることがわかった.CP電流に寄与する界面準位のエネルギー範囲はバンドギャップ内の広範囲に及んでいる.つまり,キャリア捕獲の時定数はバンドギャップ内の広範囲なエネルギー領域に存在する界面準位の寄与を含んでいる.したがって,数個の界面準位しか有していないナノスケールMOSFETにおいては,この時定数を評価することによって界面準位の離散的エネルギー準位を評価することが可能となる.また,低温CP法を用て,SiGe/Siヘテロ界面準位におけるキャリア捕獲過程の時定数も同様に求めた.
|
