| 研究概要 |
LSIの低電圧化・高速化により,種々のノイズによるディジタルLSIの誤動作が問題となっているが,ノイズの完全排除やその発生を予測することは困難である.この問題に対処するためには,ノイズが発生しても正常な回路動作を保証できる耐ノイズ性のある回路設計が有効であると考えられる.本研究では,同期式回路でクロック信号幅が変化ても正常な動作を保証できるクロック信号の自己訂正方法を提案した.またこの方法は従来設計と互換性のあるものを目指した.これらの研究目標に対して,今年度は以下の成果を得ることができた.
1.クロストークノイズによってクロック信号に不正な信号幅変化が発生しても,正常に動作できるレベルセンシティブタイプのクロック信号の伝送方法を開発し,回路シミュレーションにてその有効性を確認した.この方法では回路内部で遅延させたクロック信号を参照して,クロック信号幅の変化をオンラインで検出および訂正が可能であり,外部参照信号を必要としない特徴を有する.
2.既存の設計資産を有効に活用するために,クロック信号幅の自己訂正回路をアダプタ回路として実現し,それらを既存の回路に組み込むことを目指した.この方針を満足するようなアダプタ回路として提案手法を実装し,従来の順序回路に適用可能な実装方法であることを回路シミュレーションを用いて確認した.また提案法はパルスノイズを排除できる能力を有することも確認できた.
|
