| 研究概要 |
本研究の目的は,誤りからの自己回復機能を持つディペンダブル・プロセッサをSoC(System on a Chip)レベルで実現するための基礎的検討をおこなうことである.本年度は,キャパシタ放電にともなう電磁波がひきおこす過渡故障がプロセッサに与える影響について取り扱った.
電磁波による過渡故障は基本的に一過性の故障であるが,宇宙線等によるソフトエラーと比較して,多くの場合,故障の範囲が広く,影響力も大きいと考えられる.これは,宇宙線などが回路に対して‘点'で作用するのに対して,電磁波は‘面'で作用し,絶対的なエネルギーも大きいためである.
従来のアーキテクチャレベルの過渡故障対策は,ソフトエラーによる微小な(通常1ビットの)誤りの回避が目的であった.一方,電磁波は広範囲の(複数ビットの)過渡故障を引き起こすことが予想される.そのような過渡故障に対するアーキテクチャレベルの対策は,これまでほとんど報告されていない.
われわれは,まず,キャパシタ放電による電磁波がFPGA上に実装された順序回路にどのような影響を与えるのかを調べた.この実験によって,本研究における過渡故障の故障モデルを設定した.次に,故障モデルに対して耐性を持つ時間冗長プロセッサをハードウェア記述言語VHDLで設計し,FPGAに実装した.さらに,実装した時間冗長プロセッサに対する過渡故障挿入実験をおこなった.
その結果,現時点においては想定した故障モデルに対して完全な耐性を実現することはできなかったものの,通常プロセッサの正常動作率が45%であるのに対して,時間冗長プロセッサの正常動作率が79%に達することを確認した.
|
