| 研究概要 |
今年度は,1チップセンサノードのためのRAM,マイクロプロセッサ,RF回路,ベースバンドプロセッサのLSI開発をおこなった.低消費電力電波時計LSIを活用することで消費電力を削減できる同期型メディアアクセス制御(I-MAC:Isochronous-Medium Access Control)を実装した.その他,本年度は成果発表に注力した.発表においては,従来方式に比べて,発見される経路のホップ数を増やすことなく無駄なパケット再送信を防ぐことが可能なブロードキャストプロトコルを提案し,その有効性を示した.また,経路制御におけるデータ集約に適したハードウェア構成として,分割RAM構成を提案し,その有効性を示した.分割RAM構成としては,等分割構成と等比分割構成を検討し,等比分割構成が消費電力の点で優れ,また分割数は8程度でよいことを明らかにした.
|
