| 研究概要 |
強誘電体薄膜キャパシタにおいて、そのヒステリシスが時間の経過とともに電圧軸上をシフトする「インプリント」現象は、メモリ応用の大きな障害となるため、その原因究明が強く求められている。このインプリントは、空間電荷の不均一な蓄積によることは間違いないが、その電荷が電極から注入されるものか、薄膜中を移動するのかについては、長い間議論となっていた。昨年度、我々は、インプリントの進行は、Tagantsevらが提唱するようになる式でフィティングできるが、フィティングパラメータおよびを三段階で切り替える必要があることが明らかにした。これは、電荷移動のメカニズムが途中で切り替わっていることを意味している。そこで、本年度は、電極からの電荷注入を抑制する目的で、電極と強誘電体Pb(Zr,Ti)O_3薄膜の間に絶縁性の高いSiO_2膜を20nm挿入し、そのインプリント特性について詳細に検討した。その結果、SiO_2膜を挿入した場合、初期のインプリントはほぼ完全に抑制されるが、時間とともに少しずつ進行するようになり、十分時間がたった後は、SiO_2膜を挿入しない場合とほぼ同じ進行速度となることを見出した。また、外部からインプリント進行を抑制するバイアス電圧を印加した場合、やはり初期のインプリントは抑制されるが、一定時間がたつと通常とは反対方向に急速にインプリントが進行することも見出した。これらの結果は、強誘電体薄膜キャパシタ内部に存在する2種類の極性の異なった内部電場が、どちらもインプリント進行に寄与していることを示している。以上より、初期段階では、界面に加わる高電揚により電極から注入される電荷がインプリントの主原因であるが、時間が十分にたつと、それらは頭打ちとなり、薄膜内部を移動する空間電荷がインプリントの主原因となるとの結論を得た。
|
