|
半導体集積回路は、高度電子情報処理社会を支える上で最も基盤となるハードウェア技術であり、近未来での実現が予想されているユビキタス社会の根幹を担うキー・コンポーネントとしても、その高性能化・高機能化が引き続き強く求められている。本研究課題では、この半導体集積回路の高性能化を支える新材料及び新構造MOSFETの性能予測と最適素子構造設計について研究することを目的としている。
今年度は、ソース・ドレイン電極を金属にしたショットキーS/D MOSFETに注目し、その高いバリスティック効率を利用した高性能MOSFET実現のための設計指針を見出した。昨年度の成果により、ショットキーS/D MOSFETは、従来のPN接合型MOSFETに比べて、ソースへの後方散乱が抑制されバリスティック効率が向上することを明らかにしている。今年度はさらに、ソース/チャネル界面に形成されるショットキーバリアの高さとバリスティック効率の関係について系統的な検討を実施し、従来のPN接合型MOSFETに比べて高いバリスティック効率を実現するには、ショットキーバリア高さが約0.15eV以上必要であることを初めて見出した。これはショットキーS/D電極を用いたバリスティックMOS研究に対して、具体的な設計指針を与える成果である。
また、シリコンナノワイヤFETの原子論的バリスティックシミュレーションに成功し、[110]方向を向くシリコンナノワイヤFETは、極薄SOI構造シリコンMOSFETよりも高速スイッティング動作が可能であることを見出した。上記の成果は、将来の超高性能・低消費電力MOSFET開発に向けた具体的な設計指針を与えるものであり、今後の集積化デバイス技術開発に大きく貢献する成果と考えている。
|
