| 研究概要 |
組み合わせ論理回路で起きるソフトエラーには,シングル・イベント・アップセット(SEU)とシングル・イベント・トランジェント(SET)という主に二つのエラーメカニズムが存在しており,回路のソフトエラー耐性を高めるためには,これらがどこでどの位起きているのか知る必要がある.これを実験評価するための回路テスト技術の確立が本研究の目的であり,本年度はそのための基礎技術に係る研究を行った.
まず,既存のスキャンフリップフロップ技術を調査し,それに基づき目的を達成するための新たなスキャンフリップフロップ回路ならびにテスト手法を考案した.
次に,提案手法の妥当性検証に向けた基礎データを取得するために,SETの基礎物性について研究を行なった.SETは論理セルに放射線が当たることで発生するノイズパルスであり,論理回路網を伝搬しラッチ回路などのデータ保持セルに書き込まれることでソフトエラーを引き起こすものである.論理セルで発生するSETの幅を直接観測することに成功し,0.2ミクロン完全空乏型SOIプロセスで作成されたNORセルでは40MeV・cm^2/mgの重イオン照射環境下で0.6ns幅のSETが主に発生しているという知見を得た.この値を元に,提案手法の妥当性を論理シミュレーションにより確認した.
また,デバイスシミュレータを用いたより詳細な検証に向け,SETやSEUを考える上で基本となるMOSFET単体での放射線誘起過渡電流を研究した.単体MOSFETで観測した放射線誘起過渡電流から,様々な回路でのSETパルス波形を簡易に推定する手法を考案すると共に,SOI型MOSFETにおける放射線誘起過渡電流の成分構成を明らかにした.
これらにより,提案手法の基礎を確立し,次年度に行う適用性検証の準備を整えた.
|
