| 研究概要 |
論理LSIで起きるソフトエラーへの懸念が増しており,そのソフトエラー率を実験的に評価する要求が高まっている.論理LSIのソフトエラーは,チップ内部に散在する,多数のフリップフロップやラッチ回路の記憶データが放射線によって反転することで起きる.そのエラー率を評価するためには,各のフリップフロップやラッチ回路について,どれだけデータ反転(すなわちソフトエラー)が起きたかを個別に知る必要がある.更にソフトエラーのメカニズムが二つあるので,どのメカニズムでどれだけ起きたか個別に評価できなければいけない.一つは,放射線が,データを保持しているフリップフロップやラッチ回路そのものに当たってソフトエラーが起きた場合であり,もう一つは,放射線が組み合わせ論理回路に当たってSETと言うパルスノイズを発生させ,それをフリップフロップやラッチ回路が取り込んで起きた場合である.とりわけ,「組み合わせ論理回路のソフトエラー」と呼ばれる後者のエラーについて,その影響を評価する必要性が急速に増してきている.
我々は,これらの要求を満たすLSIテスト技術を開発した.LSIの動作検証のために広く利用されているスキャン技術を基に,ソフトエラーを評価するためのスキャン・フリップフロップ回路を考案し,それを用いてどう放射線試験をすれば良いかを考案した.
評価チップを試作して放射線照射試験を行ない,考案テスト技術の妥当性を実証した.更に,その技術を用いて各種論理回路を設計することが現実的に可能であるかどうかを吟味したところ,本テスト技術の導入の影響は十分小さく,回路設計は現実的に可能であると判断できた.
また,上記の主な成果に加えて、SOI-CMOS論理ゲートで発生するSETパルスの極めて詳細な実測データを世界に先駆けて報告するとともに,SETパルスの波形を高速かつ高精度に推定する方法を開発することに成功した.
|
