研究課題
平成18年度は、マルチクロックドメインコアに対して、IEEE std.1500に準拠したラッパー設計法を提案し、VLSIテストに関するワークショップである「IEEE WRTLT'06」にて研究成果発表を行った。また、平成19年5月にはVLSIテストに関する国際会議である「IEEE VLSI Test Symposium」で発表予定である。これにより、IEEE標準に準拠しながらも、消費電力制約下で短いテスト実行時間を実現可能である。また本年度は、各コアはシングルクロックドメインで動作するが、コア毎に動作周波数の異なるマルチクロックドメイン・システムオンチップを対象とし、それに対するテストアーキテクチャおよびテストスケジューリング手法に関する研究を行った。テストアーキテクチャとしては、マルチクロックドメイン・システムオンチップに存在する既存のシステムバスをテスト時に利用する手法と、既存のシステムバスを利用せずに新たにテスト専用のバスを付加する手法の2つの観点で研究を行った。それぞれの手法に適したテストアーキテクチャおよび消費電力制約下で短いテスト実行時間を達成するテストスケジューリング法を提案し、VLSI設計に関する国際会議である「IEEE International Conference on Computer Design」、「Asia and South Pacific Design Automation Conference」にて研究成果発表を行い、「IEEE International Symposium on Circuits and Systems」においても研究成果を発表予定である。
すべて 2007 2006
すべて 雑誌論文 (12件)
Proceedings of the 12th Asia and South Pacific Design Automation Conference 2007 (ASP-DAC'07)
ページ: 720-725
Proceedings of the Design, Automation and Test in Europe (DATE' 07)
ページ: 231-236
Proceedings of the IEEE 25th VLSI Test Symposium (VTS'07) (To appear)
Proceedings of the 2007 IEEE International Symposium on Circuits and Systems (ISCAS 2007) (To appear)
Proceedings of the The IEEE European Test Symposium 2007 (To appear)
Technical Report of IEICE (DC2006-80) Vol. 106, No. 528
ページ: 1-6
Proceedings of the 24th IEEE International Conference on Computer Design (ICCD'06)
ページ: 230-236
Digest of Papers, IEEE 7th Workshop on RTL and High Level Testing (WRTLT'06)
ページ: 43-48
ページ: 21-26
Technical Report of IEICE (VLD2006-6) Vol. 106, No. 32
ページ: 25-30
信学技報(DC2006-48) Vol. 106, No. 387
ページ: 59-64
