マルチクロックドメイン・システムオンチップのテスト容易化設計に関する研究

2008 年度 研究成果報告書

• 研究課題/領域番号: 18700046
• 研究種目: 若手研究(B)
• 配分区分: 補助金
• 研究分野: 計算機システム・ネットワーク
• 研究機関: 奈良先端科学技術大学院大学
• 研究代表者: 米田 友和 奈良先端科学技術大学院大学, 情報科学研究科, 助教授 (20359871)
• 研究期間 (年度): 2006 – 2008
• キーワード: 設計自動化 / テスト容易化設計 / テストアーキテクチャ / テストスケジューリング / システムオンチップ / マルチクロックドメイン

研究概要

プロセッサコア、機能コア、メモリコアなどのコア毎に異なるクロック周波数で動作するマルチクロックドメイン・システムオンチップに対するテスト容易化設計に関する研究を行った。その結果、高品質かつ高速テストを実現するための課題を明確化し、その課題を解決するテストアーキテクチャおよびテストスケジューリング手法の確立を行った。

研究成果

• [雑誌論文] Thermal-Aware Test Access Mechanism and Wrapper Design Optimization for System-on-Chips (2008)
  • 著者名/発表者名: Thomas Edison Yu, Tomokazu Yoneda, Krishnendu Chakrabarty and Hideo Fujiwara
  • 雑誌名: IEICE Transactions on Information and Systems Vol.E91-D, No.10 ページ: 2440-2448
  • 査読あり
• [雑誌論文] On NoC Bandwidth Sharing for the Optimization of Area Cost and Test Application Time (2008)
  • 著者名/発表者名: Fawnizu Azmadi Hussin, Tomokazu Yoneda, and Hideo Fujiwara
  • 雑誌名: IEICE Transactions on Information and Systems Vol.E91-D, No.7 ページ: 1999-2007
  • 査読あり
• [雑誌論文] NoC-compatible Wrapper Design and Optimization Under Channel Bandwidth and Test Time Constraints (2008)
  • 著者名/発表者名: Fawnizu Azmadi Hussin, Tomokazu Yoneda, and Hideo Fujiwara
  • 雑誌名: IEICE Transactions on Information and Systems Vol.E91-D, No.7 ページ: 2008-2017
  • 査読あり
• [雑誌論文] Test Scheduling for Multi-Clock Domain SoCs under Power Constraint (2008)
  • 著者名/発表者名: Tomokazu Yoneda, Kimihiko Masuda and Hideo Fujiwara
  • 雑誌名: IEICE Transactions on Information and Systems Vol.E91-D, No.3 ページ: 747-755
  • 査読あり
• [雑誌論文] Effective Domain Partitioning for Multi-clock Domain IP Core Wrapper Design Under Power Constraints (2008)
  • 著者名/発表者名: Thomas Edison Yu, Tomokazu Yoneda, Danella Zhao and Hideo Fujiwara
  • 雑誌名: IEICE Transactions on Information and Systems Vol.E91-D, No.3 ページ: 807-814
  • 査読あり
• [雑誌論文] Scheduling power-constrained tests through the soc functional bus (2008)
  • 著者名/発表者名: Fawnizu Azmadi Hussin, Tomokazu Yoneda, Alex Orailoglu and Hideo Fujiwara
  • 雑誌名: IEICE Transactions on Information and Systems Vol.E91-D, No.3 ページ: 736-746
  • 査読あり
• [学会発表] Test Infrastructure Design for Core-Based System-on-Chip Under Cycle-Accurate Thermal Constraints (2009)
  • 著者名/発表者名: Thomas Edison Yu, Tomokazu Yoneda, Krishnendu Chakrabarty and Hideo Fujiwara
  • 学会等名: 14th Asia and South Pacific Design Automation Conference (ASP-DAC2009)
  • 年月日: 20090100
• [学会発表] Wrapper and TAM co-optimization for reuse of soc functional interconnects (2008)
  • 著者名/発表者名: Tomokazu Yoneda and Hideo Fujiwara
  • 学会等名: Design, Automation and Test in Europe (DATE'08)
  • 年月日: 20080300
• [学会発表] Thermal-safe test access mechanism and wrapper co-optimization for system-on-chip (2007)
  • 著者名/発表者名: Thomas Edison Yu, Tomokazu Yoneda, Krishnendu Chakrabarty and Hideo Fujiwara
  • 学会等名: IEEE 16th Asian Test Symposium (ATS'07)
  • 年月日: 20071000
• [学会発表] Test scheduling for memory cores with built-in self-repair (2007)
  • 著者名/発表者名: Tomokazu Yoneda, Yusuke Fukuda and Hideo Fujiwara
  • 学会等名: IEEE 16th Asian Test Symposium (ATS'07)
  • 年月日: 20071000
• [学会発表] Area overhead and test time co-optimization through noc bandwidth sharing (2007)
  • 著者名/発表者名: Fawnizu Azmadi Hussin, Tomokazu Yoneda and Hideo Fujiwara
  • 学会等名: IEEE 16th Asian Test Symposium (ATS'07)
  • 年月日: 20071000
• [学会発表] Power-aware multi-frequency heterogeneous SoC test framework design with floor-ceiling packing (2007)
  • 著者名/発表者名: Danella Zhao, Ronghua Huang, Tomokazu Yoneda, and Hideo Fujiwara
  • 学会等名: 2007 IEEE International Symposium on Circuits and Systems (ISCAS 2007)
  • 年月日: 20070500
• [学会発表] Optimization of noc wrapper design under bandwidth and test time constraints (2007)
  • 著者名/発表者名: Fawnizu Azmadi Hussin, Tomokazu Yoneda and Hideo Fujiwara
  • 学会等名: The IEEE European Test Symposium 2007 (ETS'07)
  • 年月日: 20070500
• [学会発表] TAM design and optimization for transparency-based soc test (2007)
  • 著者名/発表者名: Tomokazu Yoneda, Akiko Shuto, Hideyuki Ichihara, Tomoo Inoue and Hideo Fujiwara
  • 学会等名: IEEE 25th VLSI Test Symposium (VTS'07)
  • 年月日: 20070500
• [学会発表] Using domain partitioning in wrapper design for IP cores under power constraints (2007)
  • 著者名/発表者名: Thomas Edison Yu, Tomokazu Yoneda, Danella Zhao and Hideo Fujiwara
  • 学会等名: IEEE 25th VLSI Test Symposium (VTS'07)
  • 年月日: 20070500
• [学会発表] An SoC Test Scheduling Algorithm using Reconfigurable Union Wrappers (2007)
  • 著者名/発表者名: Tomokazu Yoneda, Masahiro Imanishi and Hideo Fujiwara
  • 学会等名: Design, Automation and Test in Europe (DATE'07)
  • 年月日: 20070400
• [学会発表] Core-Based Testing of Multiprocessor System-on-Chips Utilizing Hierarchical Functional Buses (2007)
  • 著者名/発表者名: Fawnizu Azmadi Hussin, Tomokazu Yoneda, Alex Orailoglu, and Hideo Fujiwara
  • 学会等名: 12th Asia and South Pacific Design Automation Conference 2007 (ASP-DAC'07)
  • 年月日: 20070100
• [学会発表] Power-constrained SOC test schedules through utilization of functional buses (2006)
  • 著者名/発表者名: Fawnizu Azmadi Hussin, Tomokazu Yoneda, Alex Orailoglu and Hideo Fujiwara
  • 学会等名: 24th IEEE International Conference on Computer Design (ICCD'06)
  • 年月日: 20061000