| 研究概要 |
非同期式回路は,クロツク信号と呼ばれるグローバル信号によって回路動作が一斉に制御される同期式回路とは異なり,ローカルなハンドシェーク信号を用いて必要な時に必要な動作を制御する。この為,低消費電力,低電磁放射などの利点があり,最近ではヨーロッパを中心に組み込みなどの用途で商用化が加速してきている。しかしながら,設計支援環境が充実していないので,さらなる発展のためには,設計支援環境の構築と,合成された回路の評価が必須である。
本研究の目的は,C言語のサブセットによって記載されたアプリケーションの動作仕様より,束データ方式による非同期式回路の論理設計を自動合成する動作合成手法の提案と提案手法の実装である。前年度までに,提案手法のベースを実装した。提案手法の入力は,アプリケーションの動作仕様,時間制約,リソースライブラリである。始めに,動作仕様よりデータフローグラフと呼ばれる中間表現を生成する。データフローグラフ上の各演算に対して,リソースライブラリにあるリソースを割り当て,演算の実行時間を概算する。概算された実行時間と時間制約をもとに,各演算の開始時間をスケジューリングし,スケジュールされた演算にリソースライブラリにあるリソースを割り当てる。次に,演算回路を制御するための制御回路を合成する。制御回路の合成後,演算の完了とレジスタへのデータ書き込みを保証する遅延素子を挿入する。最後に,論理設計と機能検証用のシミュレーションモデルを生成する。
本年度は,扱えるC言語のサブセットを拡張した。一つは制御構造(条件分岐や繰り返し),一つは配列,もう一つは浮動小数点演算を含んだ動作仕様である。こうした拡張に対応するよう提案手法に変更を加え,評価を行った。拡張の結果,合成の対象となるアプリケーションの幅が広がる。
|
