| 研究概要 |
光VLSIに対するシールド効果を電磁波解析するFDTD(Finite Difference Time Domain)ソフトウエアを開発中である。既にコア部の開発を終え、解析をスタートさせている。さらに、配線構造を容易にモデル化できるインターフェース機能の開発を継続中である。このインターフェース機能の開発は次年度も引き続き行う。この理論解析、FDTDシミュレーションの実施結果から、配線の周期構造,非周期構造,形状,サイズ,ビアの効果、使用メタル層数,メタル層の厚さ、垂直間隔、水平間隔、波長依存性,配線容量への影響等をトランジスタに漏れ届く光の量を基準として解析している。そして、より一般的な複数の配線構造をモデル化した。そして、それらの配線構造を実験的に評価可能なように、0.35um-CMOSプロセスを使用して、フォトダイオードを敷き詰めた、漏れ光量の評価が可能な専用VLSIチップの設計を完了した。さらに、その評価VLSIチップ上に複数の配線構造を実装したチップを設計、出図した。この試作チップの評価は次年度行う予定である。ただし、その試作VLSIチップの評価に必要な0.5um間隔でレーザ照射位置を変えられる評価冶具については本年度中に試作、テストまで完了させた。既存設備である除振台,632nm-He-Neレーザを使用し,精密XYZステージをベースに構築している。次年度、チップ納品を受けて評価を開始する。
|
