|
本研究はGraphene/h-BN積層構造を利用した平面型電子放出デバイスを開発し、絶縁層および上部電極での電子の非弾性散乱の抑制により、電子の放出効率と放出電流密度を飛躍的に向上させた超高効率平面型電子放出デバイスを創出することを目的としている。また、Graphene/h-BN積層構造に流れる電子の伝導機構の分析、電子放出効率の膜厚依存性、放出電子のエネルギー分析を実施することにより、グラフェン、h-BNのc軸方向に対する10 eV帯の低エネルギー電子の散乱機構を明らかにする。最終的に、電子放出効率数十%、放出電流密度数百mA/cm^2レベルの超高効率平面型電子放出デバイスを実現し、原子層物質のへテロ構造を用いた新しいデバイスを実証することを目的としている。
最終年度である2020年度は、Graphene/h-BN/n-Si積層構造から放出する電子のエネルギー分布の分析を行った。その結果、放出電子のエネルギー単色性0.18eVと前年度より更に0.1eVエネルギーを単色化することに成功した。またエネルギー分布は高エネルギー側にテールを引く分布であり、下部電子供給基板であるn-Si中の電子分布を反映していることが分かった。これらの結果はGraphene/h-BN積層構造での電子散乱が非常に低いことを示唆している。放出電子のエネルギー分布のシミュレーションから、h-BN中での電子の非弾性散乱はZAフォノンの起因していることを明らかにした。これらの成果をPhysical Review Appliedで発表した。更に、放出電流密度9.3 A/cm^2の達成、Graphene/SiO2/Si積層構造電子源での放出効率48.5 %の達成とその理論的最大電子放出効率が70%であることを明らかにし、当初計画していた目標を大きく上回る成果が得られた。
|
