|
n-Siに対してバンドオフセットが小さいTiO2（TO)および6at.%Nbをドープして導電性を高めることを狙ったNb-TiO2（NTO)をCo/Si界面に成膜し、膜厚を変化するとともに、450℃までの温度で熱処理を実施してショットキー障壁高さ（SBH)、接触抵抗率、界面構造との関係を調査した。TOはCoがSiに拡散することを抑制できていたが、NTOの場合は400℃以上においてCoがSiと反応してシリサイドを形成した。また、Si中のB濃度が界面近傍で減少していた。このことに関連して接触抵抗率は熱処理で減少したが、Siのシート抵抗が増加した。このように、MIS構造とすることでフェルミレベル（EF)ピニングの開放を狙ったが、最適条件は昨年度までに得られた熱酸化SiO2を界面層に用いた場合であり、ヘテロ酸化物は好適ではないことが判明した。
Si、SiGeに次いで次世代の高速トランジスタとして期待されているGaNに対する界面構造制御およびEFピニングの開放に関する研究も実施した。10種類の金属薄膜の仕事関数（WF)をUPSで測定したのちに、これらの金属をn-GaN基板上に成膜したときのSBHを測定し、SBHとWFの関係からEFピニングの程度を定量的に評価した。また、GaN表面準位の低減とMIGSの低減を狙ってGaNを熱酸化することでGaN表面にβGa2O3層をエピタキシャル成長した。酸化時間を変えることでGa2O3の厚さが異なるサンプルを作製した。この上に先の実験で最もSBHが低かったAlを電極として形成し、接触抵抗を測定したところ、Ga2O3無しのときと比較して接触抵抗率を３桁低減することができた。n-GaNとp-SiからなるCMOSはノーマリーオフ状態にすることができ、高速かつ低消費電力の次世代デバイスとして注目されており、本プロジェクト終了後も研究を継続する計画である。
|
