| 研究課題/領域番号 |
18H05211
|
|---|
| 研究機関 | 名古屋大学 |
|---|
研究代表者 |
藤巻 朗 名古屋大学, 工学研究科, 教授 (20183931)
|
|---|
| 研究分担者 |
高木 直史 京都大学, 情報学研究科, 教授 (10171422)
牧瀬 圭正 国立研究開発法人産業技術総合研究所, エレクトロニクス・製造領域, 主任研究員 (60363321)
山下 太郎 名古屋大学, 工学研究科, 准教授 (60567254)
吉川 信行 横浜国立大学, 大学院工学研究院, 教授 (70202398)
|
|---|
| 研究期間 (年度) |
2018-04-23 – 2023-03-31
|
| キーワード | 単一磁束量子 / 半磁束量子 / パルス論理 / π接合 / 磁性ジョセフソン接合 |
|---|
| 研究実績の概要 |
本研究では、困難とされてきた単一磁束量子（SFQ）回路のビット並列演算の高周波動作をゲートレベルパイプラインアーキテクチャと、厳格な遅延時間制御によって克服した。2019年度は、50GHz動作の8ビット並列乗算器や32GHz動作の4ビット並列マイクロプロセッサの実証に成功している。なお、この実証に向け、単一磁束量子回路用の設計ツールの開発や電磁波配線の最適化が行われている。
2つ目の課題であるメモリは、進捗に示した0-π SQUIDの代わりに0-0-π SQUIDを基本素子としている。2019年度は、これに基づく半磁束量子回路の解析を進め、メモリの記憶セルの反転エネルギーが最小で9kTまで低減化できることを明らかとした。kはボルツマン定数、Tは温度である。この値は、通常の単一磁束量子回路の1/200に相当すると同時に、SFQ回路の信号パルスで記憶セルの反転が十分可能であることを示している。
半磁束量子回路の具体的な作成方法は、産総研の実績のある超伝導集積回路上に、π接合やそれらをつなぐ配線を名大にて作成する。見掛け上の臨界電流が最大臨界電流の1/8とすることに世界で初めて成功し、集積回路化に目途をつけたものである。
一方、量子限界近傍での回路動作の解析に向けては、最終的に10mKでの動作を必要とするため、産総研の集積回路は用いることができない。そこで、π接合を用いたπ-π-π SQUID、ならびにその並列回路を名大で形成した。2並列回路は、半磁束量子回路の伝送線路として機能する。2並列回路を実際に作成し、磁場特性を観測したところ、変調周期が半磁束量子単位となっていることが分かった。これは、半磁束量子回路の世界で初めての直接的な検証となっている。また、量子限界近傍での回路作製に目処をつけた。
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
2: おおむね順調に進展している
理由
本研究は、超伝導エレクトロニクスをベースに、100GHz級マイクロプロセッサとパルス駆動型マトリクスメモリを中心とした低温デジタル信号処理システムを構築すること、合わせて、不確定性関係（量子限界）近傍での古典計算の振舞いを明らかにすることを目的に研究を進めている。以下のように、おおむね順調に研究は進んでいる。
マイクロプロセッサに関しては、従来のジョセフソン接合（0接合）を集積化し、インパルスを情報担体とした単一磁束量子回路によって、ビット並列マイクロプロセッサを実証することが2019年度でのマイルストーンとなっていた。これに対し、4ビット並列マイクロプロセッサの実証に成功している。
メモリならびに量子限界近傍の信号処理については、0接合とπ接合で構成する0-π SQUID（量子干渉素子）が基本となる。ここで、π接合は、超伝導-強磁性-超伝導構造、あるいはさらにトンネル障壁を組み入れた構造を持ち、0接合との間では、初期位相差においてπだけシフトする特徴を持つ。0-π SQUIDは、外部から電流や磁場を加えない状況で2つの量子状態が（反時計回り／時計回りの周回電流に対応）が安定に存在する。この2つの状態に間にあるエネルギー障壁の高さは、回路パラメータで制御可能で、光の速度で伝搬するインパルスで状態反転（メモリの書き込み）や量子限界での信号処理が可能となる。2019年度は、0-π SQUIDの集積化技術を確立し、それをもとに構成される半磁束量子回路の動作の振舞いを数値解析によって明確にした。これらをもとに、メモリ並びに量子限界近傍での回路動作に向けた設計を行った。後者については、希釈冷凍機下での動作が求められるため、希釈冷凍機を購入し、その立ち上げを始めている。なお、0-π SQUIDは、人工スピンとして振舞うことを新たに見出し、比透磁率の上昇の実証を目指す実験を始めている。
|
| 今後の研究の推進方策 |
8bitマイクロプロセッサの実証に向け、データパス部分にコントローラを統合し、50GHz動作実証を目指す。導波路配線については、線幅を2.5ミクロン及び1ミクロンに微細化したリング発振器を評価し、単一磁束量子回路のパルス信号の高周波数伝搬特性を実験的に明らかにする。その知見に基づき、細線化した導波路配線に対応した配線長マッチングを含む配線手法を開発し、ツール化することで、マイクロプロセッサの設計を支援する。
メモリについては、2020年度には、0-0-π SQUIDを記憶コアにしたメモリセルについて、評価結果に基づいたフィードバックを行いレイアウトの最適化を行う。メモリセルをアレイ化し、パルス駆動の原理実証を目指す。また、0-0-π SQUIDに基づく半磁束量子回路の試作を行い、評価実験に着手する。2021年以降は、メモリセルのアレイの規模を大きくし、書き込み／読み出し用のパルス駆動回路の最適化、π接合を導入した量子磁束パラメトロン回路などによる記憶情報の読み出し、二次元アレイ上でセルを選択するためのタイミング一致手法の精緻化を行い、メモリシステムを構築する。
量子限界近傍での回路の振る舞い解明に向けては、2020年度は、半磁束量子回路を希釈冷凍機下で評価するための高周波配線などの実装部品を設計、作製し、ミリケルビンでの回路評価を開始する。2021年度以降は、量子ゆらぎ評価用に回路パラメータをチューニングし、ビット誤り率の計測などにより量子限界近傍での古典回路の振舞い、量子ゆらぎが動作速度へ与える影響を解析する。
|
