研究課題/領域番号 |
18K04079
|
研究機関 | 東京大学 |
研究代表者 |
崔 通 東京大学, 生産技術研究所, 特任助教 (70633337)
|
研究期間 (年度) |
2018-04-01 – 2021-03-31
|
キーワード | スイッチトキャパシタDC/DCコンバータ / 集積回路 / 高電力密度化 / スパイクノイズ / アクティブゲートドライバ |
研究実績の概要 |
電力密度の最適化設計を行った。電力密度が最大になるように、MLCC(Multi-Layer Ceramic Capacitor)のサイズ、CMOS プロセスの選定、スイッチサイズの最適化を行い、回路設計、シミュレーションを行った。 MLCC のサイズは、0402(0.4mm×0.2mm×0.2mm)とし、容量は470nF を選定した。CMOSプロセスは65nmCMOSを使用する。チップサイズを2.0mm×1.0mm 以下に収めるようにレイアウト設計中である。
|
現在までの達成度 (区分) |
現在までの達成度 (区分)
3: やや遅れている
理由
レイアウト設計がやや遅れている。
|
今後の研究の推進方策 |
スパイクノイズを低減する手法、及びソフトチャージ法の確立を行う。ゲートドライバの波形の最適制御を確立する。まず、アクティブゲートドライバとして、数種の構成を比較する。一つ目は、電流DACで構成する手法、二つ目は、ドライバを並列接続する手法で試みる。それぞれの長所と短所を洗い出し、アクティブゲートドライバの基本構成を決める。次に、DACのビット数、タイムレートなどを決め最適化を行う。また、出力電圧の連続スケール化を可能にするためにソフト―チャージ法を使用してチャージトランスファの損失を抑え、高効率化を図る。検討結果をICにインプリメントして、半導体製造業者にテープアウトする。
|
次年度使用額が生じた理由 |
(理由)旅費が減ったため。 (計画)次年度の旅費として支出する。
|