|
本研究では，レーダの探知性能向上を実現するために，サイドローブが零または最小となる幅広パルス圧縮符号を符号探索により見出し，それらの符号の持つ特性を明らかにすることを目的としている．
前年度までの研究で，GPGPUを用いた並列コンピューティングによる符号探索アルゴリズムの開発を行った．
今年度は，更なる探索処理の高速化を図るためにFPGA(Field Programmable Gate Array)を用いた符号探索方法の検討を行った．FPGAはハードウェア記述言語を用いて論理回路を構成するものであり，本研究においては符号探索処理をハードウェアとして実現することが可能となる．FPGAを用いて符号探索処理をハードウェアとして実行することができれば探索の高速化が期待できる．
今年度は，このFPGAを用いて符号探索処理をハードウェアとして実装することができた．実際にはFPGAを8台用いることで探索処理を分割・並列化し探索時間を短縮することが可能となった．このFPGAによる符号探索処理を用いて幅広2値符号の探索を行ったところ，符号長51および52における全探索の結果，サイドローブの小さな符号を見出すことができた．新たに見つかった符号の一例として，圧縮比が30となる従来2値符号（最適2値符号）と提案2値符号（幅広2値符号）について，ピークメインローブとピークサイドローブの比をを比較したところ，提案2値符号の方が約4.8[dB]低減できることを確認できた．
|
