| 研究課題/領域番号 |
18K04235
|
|---|
| 研究機関 | 大阪大学 |
|---|
研究代表者 |
金島 岳 大阪大学, 基礎工学研究科, 准教授 (30283732)
|
|---|
| 研究期間 (年度) |
2018-04-01 – 2022-03-31
|
| キーワード | エピタキシャルゲート絶縁膜 / Ge-MISFET / La2O3 / パルスレーザ蒸着法 / 界面準位密度 / 低温成長 |
|---|
| 研究実績の概要 |
本課題で提案する，低温成長エピタキシャルLa2O3をゲート絶縁膜に用いたゲルマニウム(Ge)-MISFETは，熱的に不安定で比較的誘電率の低いGeO2層を用いることなく，低界面欠陥で直接Ge上に形成するため，更なる微細化にむけた酸化膜換算膜厚(EOT)の低減が可能である．さらに，これまで用いられてきたアモルファス材料と異なり単結晶であることから，ゲート絶縁膜上に高品質な薄膜をエピタキシャルに積層することも可能となるなど，新たなデバイス展開が期待される．
La2O3はレンズで集光したArFエキシマレーザを励起光源とした，パルスレーザ蒸着法(PLD)でエピタキシャル成長させるが，特性改善のためには，成長パラメータであるパルスレーザのエネルギー密度・繰り返し周波数，成長中の雰囲気・圧力および温度を最適化することが重要である．そこで，界面特性の成長パラメータに対する依存性を調べた．その結果，一般的に最適化において注目されるレーザのエネルギー密度だけでなく，エネルギー量にも依存することが示され，レンズで集光したときの密度(J/cm2)と1パルスあたりのエネルギー量(J)も最適化する必要を見いだした．
また，これまでGe-MISデバイスは，窒素など不活性ガス中でのアニールにより，その界面特性が改善されることが知られており，本研究においてもその傾向を見ることができていたが，シリコン(Si)-MISデバイスと異なり，その改善機構は不明であった．そこで，さまざまな電極・雰囲気ガスによるアニールを行い，その改善効果を調べた．その結果，ごく微量に酸素を供給することで特性が向上していることを示唆する結果が得られ，エピタキシャルゲート絶縁膜を用いたGe-MISのアニール効果について初めてその原因を明らかにすることに成功した．
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
2: おおむね順調に進展している
理由
(2)おおむね順調に進展している．
初年度は，これまでにない低温成長La2O3エピタキシャルゲート絶縁膜を用いたGe-MISFETにおける低欠陥La2O3/Ge界面の形成に着目し，PLD成長パラメータとの依存性，アニール特性を検討し，成長条件の最適化をおこなった．一般的に，PLDにおいては，集光されたパルスレーザのエネルギー密度(J/cm2)が主な成長パラメータと考えられていたが，これまでは注目していなかったパルスレーザ強度(J)も界面特性に影響することを示唆する結果が得られ，それらを含めて再検討することで，低界面欠陥形成に向けた成長アプローチを開拓することができた．さらに，レーザパルス周波数，成長中のガス分圧，温度を各層ごとに変化させるなど，成長条件の更なる最適化を行い，Ge表面処理を組み合わせることで，低欠陥界面の形成に成功した．
さらに，一般にGe-MISFETの界面特性向上のためにはアニールが行われているが，その原因についてはこれまで明確になっていない．そこで，エピタキシャルLa2O3ゲート絶縁膜/Ge直接接合低欠陥界面の形成の指針を得るために，メカニズムを検討したところ，ごく微量の酸素が影響していることを示唆する結果を得るなど，アニールによる高品質化に対する指針を見いだした．
これらの成果より，これまで必須と考えられてきた界面GeO2層を用いた-Ge-MISに匹敵するものを，La2O3ゲート絶縁膜/Ge直接接合において実現できており，計画の高性能エピタキシャルLa2O3/Ge界面の実証に成功しつつある．さらに，これらの最適化されたパラメータで実際にn型MISFETを試作し，これらの成果がトランジスタ作製に応用できることも確認している．
|
| 今後の研究の推進方策 |
引き続き，研究計画に示したように，エピタキシャルLa2O3/Ge界面準位のさらなる向上と精密解析をすすめてゆく．新たなGe基板表面処理方法を開拓することで，さらなる低欠陥界面の形成を目指す．そのためには，界面欠陥の低減のメカニズムを解明することが有効であるため，X線光電子分光法(XPS)を用いて，その界面状態について調べる．また，本研究においてはLa2O3ゲート絶縁膜を直接Ge基板上にエピタキシャル成長しているが，この場合，Ge基板表面平坦性が薄膜成長機構や界面構造に大きな影響を与えることが考えられるため，平坦性についても検討を加えていく．
そして，これまでの成長条件，アニール，表面処理による界面欠陥低減条件およびそのメカニズムを元に低EOT化を進めていく．そのためには，特性改善のためのキャップ層が非常に重要であると考えられるため，現在使用しているLu-doped La2O3との積層構造の膜厚比やドープ量の最適化，およびドープ材料の変更，PLDの利点を活かし成長温度や成長中のガス圧を動的に変化させることで，低EOT化したGe-MISFET構造を試作し特性向上の確認を行う．
最後に，計画にある高品質結晶high-k絶縁膜/Ge MISゲートスタックと高品質ソース/ドレインをもつ，従来にはない高性能なMISFETを実証する．ソース/ドレイン形成は，スピンオンドーパント(spin on dopant)でリン（P）を熱拡散する方法を改良することで対応する．最終的に低温high-kゲートプロセスを用いた，独自の結晶high-k/Ge-MISFETによる高性能動作を実証する．
|
| 次年度使用額が生じた理由 |
年度中に論文を2件、投稿したが、年度内に採択に至らず、引き続き次年度に採択に向け登校を進め、予算を使用する。
また、実験中に、新たな最適化のパラメータを見つけ、実験の進捗の大きな影響はないものの、検討項目が増えたため物品費の執行を繰り越し、実験条件の一部を見直した上、次年度に薄膜原料などの購入を行う。
さらに、2018年の大阪府北部地震により、装置に影響が出たため、再調整を行う必要が生じ、研究計画に大きな遅延はないものの、物品費の購入のスケジュールに若干遅延が生じた。これは、来年度、すみやかに物品費を使用し研究計画全体に影響が生じないようにする。
|
