| 研究課題/領域番号 |
18K04235
|
|---|
| 研究機関 | 大阪大学 |
|---|
研究代表者 |
金島 岳 大阪大学, 基礎工学研究科, 准教授 (30283732)
|
|---|
| 研究期間 (年度) |
2018-04-01 – 2022-03-31
|
| キーワード | Ge-MISFET / La2O3 / 原子マッチング / 接触角 / 直接接合 |
|---|
| 研究実績の概要 |
本課題で提案する，低温成長エピタキシャルLa2O3をゲート絶縁膜に用いたゲルマニウム(Ge)-MISFETは，熱的に不安定で比較的誘電率の低いGeO2層を用いることなく，低界面欠陥で直接Ge上に形成するため，更なる微細化にむけた酸化膜換算膜厚(EOT)の低減が可能であり，単結晶ゲート絶縁膜上に高品質な薄膜をエピタキシャルに積層することも可能となるなど，新たなデバイス展開が期待される．
本年度は，デバイス特性に強く影響する界面特性の更なる向上を目指し，製膜前のGe基板表面に着目した．これは，提案する構造では，絶縁膜成長直前のGe表面がそのまま界面となり，熱酸化により形成されたGeO2を用いた従来構造とは全く異なるためである．
表面状態を調べる方法としては，様々な方法があるが，基板表面接触角に注目した．これは，真空を必要としないため洗浄直後の表面を速やかに観察でき，実際の製造プロセスにおけるモニタ法としても用いることが出来るなどの利点を持つためである．一般にGeやSiなど表面に自然酸化膜を形成する半導体においては，希フッ酸水溶液（濃度1～10%程度）で，表面自然酸化膜を除去する．Siにおいては，十分に研究が行われており，希フッ酸で速やかに表面酸化膜が除去され，H（水素）により終端され，強い撥水性を示すことが知られている．しかし，Geは処理により表面が撥水性になるのか親水性になるかすらよく分かっていない．そこで，希フッ酸処理により表面がどのようになるかを調べたところ，表面が疎水性を示すためには15分程度とSiと比べると長時間の浸漬が必要であることが分かり，これまで定量化されていなかった，その濃度や時間に対する依存性を明らかにした．さらに，表面接触角が大きくなるほど，界面準位が小さくなることを見いだし，界面特性改善につなげることに成功した．
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
3: やや遅れている
理由
本年度は，これまでにない低温成長La2O3エピタキシャルゲート絶縁膜を用いたGe-MISFETにおける低欠陥La2O3/Ge界面の形成に着目し，その界面が，これまでの熱酸化GeO2を用いた構造とは異なり，洗浄後の基板表面がそのまま界面になることから，洗浄後の基板表面接触角と界面特性の関連について調べた．その結果，これまでの表面洗浄プロセスに一部最適化できていない部分があることがわかり，洗浄プロセスの見直しを行った．さらに，昨年度に引き続き，PLD成長パラメータとの依存性，アニール特性を検討し，成長条件の最適化をおこない，20 nm (酸化膜換算膜厚約4 nm) 程度の膜厚においてはさらなる最適化が出来た．しかし，低EOT化に進めたところ，これまでの成長条件では，ゲート絶縁膜の比誘電率が小さくなるということが分かった．この原因は，界面において基板と絶縁膜に何らかの反応が起きている可能性を考えているが，詳細に調べる必要があり，また比誘電率の低下を防ぐための処理を追加する必要がある．これは，計画にもある表面パッシベーションとエピタキシャルパッシベーション層の改善から解決可能と考えているが，最適化などを含めて，計画に対し多少の遅れが生じる原因となった．
また，基板表面接触角の観察から，GeはSiと全く異なり希フッ酸の自然酸化膜に対する除去速度が非常に遅く，またSiほど表面が完全にH（水素）で覆われていない可能性など，これまで当然と考えられていたことについても，改めて見直す必要があることが分かった．さらに洗浄後，真空下に放置することで，接触角が変化するなど洗浄プロセスの解明も望まれるなど，新たな知見が得られたが，同時に高性能化には明らかにしないといけない項目が追加され，検討が必要である．
|
| 今後の研究の推進方策 |
引き続き，研究計画に示したように，エピタキシャルLa2O3/Ge界面準位のさらなる向上と精密解析をすすめてゆく．新たなGe基板表面処理方法を開拓することで，さらなる低欠陥界面の形成と低EOT化を目指す．そのためには，界面欠陥の低減のメカニズムを解明することが有効である．特に，GeはSiと異なりその表面状態が大きく異なることが分かり，X線光電子分光法も組み合わせることで，その界面状態を調べる．
また，本研究においてはLa2O3ゲート絶縁膜を直接Ge基板上にエピタキシャル成長しているが，この場合，Ge基板表面平坦性が薄膜成長機構や界面構造に大きな影響を与えることが考えられるため，引き続き平坦性についても検討を加えていく．そして，これまでの成長条件，アニール，表面処理による界面欠陥低減条件およびそのメカニズムを元に低EOT化を進めていく．本年度の研究から，低EOT化を阻害する界面反応が起きている可能性が示唆されたが，成長温度は350℃と一般に報告されている成長温度に比べると低く，さらにそのメカニズムも不明であるため，様々な成長条件から，この界面反応を探っていく．パッシベーション層とLa2O3積層構造の膜厚比やドープ量の最適化，およびドープ材料の変更，PLDの利点を活かし成長温度だけでなく，成長中に酸素ガスをレーザと同期させパルス的に供給するなど，これまでよりもさらに動的に成長条件を変化させることで，低EOT化を目指す．そして，計画にある高品質結晶high-k絶縁膜/Ge MISゲートスタックと高品質ソース/ドレインをもつ，従来にはない独自のGe-MISFETによる高性能動作を実証する．
|
