| 研究課題/領域番号 |
18K04258
|
|---|
| 研究機関 | 東京工業大学 |
|---|
研究代表者 |
若林 整 東京工業大学, 工学院, 教授 (80700153)
|
|---|
| 研究分担者 |
宗田 伊理也 東京工業大学, 工学院, 助教 (90750018)
|
|---|
| 研究期間 (年度) |
2018-04-01 – 2021-03-31
|
| キーワード | Nanowire / FinFET / P/n vertical integration / Self-heating effect / Multi-input NOR |
|---|
| 研究実績の概要 |
IoTエッジデバイスへ応用する超高集積・超低消費電力LSI向けMOSFET技術について、FinFETを凌駕する低消費電力化を達成するため、Nano-wire (NW)構造による微細化が必要である。しかし自己発熱による駆動電流低下と信頼性劣化が大きな問題であり、高集積化の妨げとなっている。そこでn型FinFET上にn型NW-FETを積層することで、NWからコンタクトを経由して基板へ 通じる放熱経路を確保して自己発熱効果を抑制する。またこのために可能となる高集積化技術として、n型NW-FET上にp型NW-FETを積層する。これにより、自己発熱効果フリーな超高集積p/n積層NW-FET on FinFET 構造を基礎とするインバータおよび SRAM を設計し、性能を実 証する。そこで1年目は熱/デバイスシミュレーションにより放熱・デバイス性能を向上できる FET 構造を設計した。特に、SRAMだけではなく、Transfer gateやInverter, NOR, NAND, さらに多入力NORおよびNANDについて、Self-heating effectの影響の明確化と面積の削減割合を提示し、トレードオフの関係に基いたLogic LSI化の将来性について明らかにした。
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
2: おおむね順調に進展している
理由
計画通り、1年目は熱/デバイスシミュレーションにより放熱・デバイス性能を向上できる FET 構造を設計した。特に、SRAMだけではなく、Transfer gateやInverter, NOR, NAND, さらに多入力NORおよびNANDについて、Self-heating effectの影響の明確化と面積の削減割合を提示し、トレードオフの関係に基いたLogic LSI化の将来性について明らかにしたため。
|
| 今後の研究の推進方策 |
2年目には要素構造を実験的に実証することと同時に、シミュレーションにの高度化により、実用化を容易にする各構造条件の絞り込みを行う予定である。
|
| 次年度使用額が生じた理由 |
当該年度での計算機用ワークステーションの新調見送りのため。次年度での購入を計画している。
|
