| 研究課題/領域番号 |
18K04258
|
|---|
| 研究機関 | 東京工業大学 |
|---|
研究代表者 |
若林 整 東京工業大学, 工学院, 教授 (80700153)
|
|---|
| 研究分担者 |
宗田 伊理也 東京工業大学, 工学院, 助教 (90750018)
|
|---|
| 研究期間 (年度) |
2018-04-01 – 2021-03-31
|
| キーワード | Nanowire / FinFET / p/n vertical integration / Self-heating effect / Multi-input NOR |
|---|
| 研究実績の概要 |
IoTエッジデバイスへ応用する超高集積・超低消費電力LSI向けMOSFET技術について、FinFETを凌駕する低消費電力化を達成するため、Nano-wire (NW)構造による 微細化が必要である。しかし自己発熱による駆動電流低下と信頼性劣化が大きな問題であり、高集積化の妨げとなっている。そこでn型FinFET上にn型NW-FETを積層することで、NWからコンタクトを経由して基板へ 通じる放熱経路を確保(リセスコンタクト)して自己発熱効果を抑制する。またさらなる高集積化技術として、n型 NW-FET上にさらにp型NW-FETを積層する。これにより自己発熱効果フリーな超高集積p/n積層NW-FET on FinFET 構造を基礎とするインバータおよび SRAM を設計し、性能を実証する。そこで2年目である当該年度は、熱/デバイスシミュレーションにより放熱・電気性能を向上できるFET構造を設計した。特に、SRAMだけではなく、Transfer gateやInverter, NOR, NAND, さらに多入力NORおよびNANDについて、Self-heating effectの影響の明確化と面積の削減割合を提示した。さらにp/n積層構造においては、NANDよりもNORにおいてSelf-heating effectが顕著であるが、リセスコンタクトを採用することにより、5入力までであれば、採用しない場合よりも駆動電流を大きく維持できることを明らかにした。以上より、NW/FinFETのLogic LSI化への将来性を明らかにした。最終年度の3年目には、Self-heating effectの回路的影響を調査し、実用化を容易にする各構造条件の絞り込みを行う予定である。
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
2: おおむね順調に進展している
理由
計画通り、当該2年目は熱/デバイスシミュレーションにより放熱・デバイス性能を向上できる FET 構造を設計した。特に、p/n積層構造においては、NANDよりもNORにおいてSelf-heating effectが顕著であるが、リセスコンタクトを採用することにより、5入力までであれば、採用しない場合よりも駆動電流を大きく維持できることを明らかにしたため。
|
| 今後の研究の推進方策 |
最終年度の3年目には、Self-heating effectの回路的影響を調査し、実用化を容易にする各構造条件の絞り込みを行う予定である。
|
