| 研究課題/領域番号 |
18K04287
|
|---|
| 研究機関 | 岡山県立大学 |
|---|
研究代表者 |
有本 和民 岡山県立大学, 情報工学部, 教授 (10501223)
|
|---|
| 研究期間 (年度) |
2018-04-01 – 2022-03-31
|
| キーワード | 並列パイプライン処理 / ノーマリオフコンピューティング / エッジコンピューティング |
|---|
| 研究実績の概要 |
本研究は、FPGAソリューションによるプログラマビリティーを有効活用できるヘテロジニアスマルチコア環境と省電力化に有効なノーマリオフコンピューティングアーキテクチャを用いて、車に搭載される多数のセンサ情報からの認識向けの信号処理を新規な分散並列パイプライン処理アルゴリズムとハードウエアアーキテクチャにより、従来比２桁以上の性能向上のための基本コンセプトの設計・検証を行う事を目的とする。
昨年度は、エッジAIコンピューティングによる、複数のセンサをフュージョンさせての高精度の認識技術開発をターゲットとし、分散並列パイプライン処理アルゴリズムとハードウエアアーキテクチャの高密度、高速・省電力なエッジコンピューティングAIの実装方式の検討を実施した。
今年度は、前処理とニューラルネットワークの実装方式の検討結果を踏まえて、FPGA実装を想定した検討を進めた。検討項目として、複数のセンサフュージョンでのエッジコンピューティングAIのFPGA実装においては、階層化された複数のニューラルネットワークを検討した。しかしながら、FPGA内部の多数のRAMを消費することから、上記のような階層化されたディープニューラルネットワーク（DNN）をスコープに含めるには、DNNモデルの規模をコンパクトにする必要があり、メモリリソースの効率的な利用と、重みを考慮したDNNモデル自身の枝刈りによるスパース化を検討して、その有効性を確認した。
今後、上記を反映したニューラルネットワークのアーキテクチャ設計とFPGAへの実装の検討を実施していく。
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
3: やや遅れている
理由
今年度は、複数のセンサフュージョンでのエッジコンピューティングAIのFPGA実装においては、階層化された複数のニューラルネットワークを検討した。このようなディープニューラルネットワークモデルの実装においては、FPGA内部の多数のブロックRAMを消費するので、DNNモデルの規模の重みを考慮したDNNモデル自身の枝刈りによるスパース化を検討してコンパクト化を図るとともに、メモリリソースの効率的な利用方式を検討した。
スパース化においては、重みの値と消去するノード数に閾値をもうけ枝刈りを実施し、その後の追加学習を実施して、精度の劣化を無くした。また、メモリリソースの利用方式としては、DNNモデルを構成する演算器に対する入出力値としての、中間ノード値と、重み・バイアス値を記憶させるメモリにおいて、中間ノード値をブロックRAM、重み・バイアス値をDRAMに記憶させる階層化することで、処理時間のオーバヘッドをなくすとともに、FPGA内部メモリサイズをコンパクト化した。
上記を反映したニューラルネットワークのアーキテクチャ設計とFPGAへの実装の検討を実施していくにあたり、COVID-19による研究遅延が発生したため、省電力化としての上記の情報圧縮率によるストレージ及び通信機構への影響を調査によるシステムレベルでの省電力化の効果の試算と、回路レベルでの省電力化技術であるノーマリオフコンピューティングアーキテクチャ設計を今年度実施していく。
|
| 今後の研究の推進方策 |
今後の研究の方向付けとしては、昨年度検討した複数のセンサフュージョンに対応したコンパクトなディープニューラルネットワーク（DNN）のFPGA実装を進めていく。
これにより多種のセンサから出力されるセンサデータのフュージョン方式におけるマルチチャンネル、マルチモーダルでのDNNの高密度化と認識精度の向上を目指していく。
また、階層化DNN構成に対する、追加学習機能の高精度化や学習時間の削減を押し進めて、組込みオンボードでのリアルタイム追加学習の可能性を高めていく。
一方、性能特性面では、省電力化として、回路レベル技術のノーマリオフコンピューティングアーキテクチャを、上記のハードウエアだけでなくシステムレベルも含めた仕様にして、更なる省電力化の可能性も合わせて見出していく。
|
| 次年度使用額が生じた理由 |
COVID-19等の影響で、研究開発スケジュールに遅延が発生したために、予算計画も遅延が生じたため。
|
