| 研究実績の概要 |
インダクタと可変容量を用いた電圧制御発信回路（LC-VCO)において、信号増幅を担うトランジスタにはゲート遅延が必ず存在する。この遅延はVCOの発信周波数をLC共振周波数よりも小さくする。このためループゲインが低下し、位相雑音が増大する。本研究では、この遅延時間を位相補正することで、発信信号の位相雑音を低減する回路を継続検討した。
90度ずつ異なる４個の信号（0°,90°,180°,270°）を発生する直交VCO構成に絞って、位相補正回路をTSMCの180nmCMOS技術を用いて試作検討した。実際には、トランジスタ遅延により20°程度位相が遅れることを突き止め、これにともなう70°, 160°, 250°, 340°の4位相の信号から0°, 90°, 180°, 270°の4位相信号を発生する回路を検討した。各種の位相補正回路のうち、消費電力や、寄生容量、発生雑音を考慮して、8個の容量と4個のソースフォロワー回路による信号の加重平均回路が最適との結論を得た。1次試作では、10dBほど位相雑音を低減できることがわかった。しかしながら、消費電流の増加や、付加される寄生容量による発信周波数の低下および発振周波数範囲の劣化の問題が発生しており、詳細な評価と再設計および再試作・評価検討が必要であることが分かった。
また、これまでの検討結果から40°程度の大きな遅延を伴う場合の位相補正にも対応できる見通しを得ており、位相遅延が大きいが位相雑音低減効果が大きいと考えられるコルピッツ型直交LC-VCOの実現できる見通しを得た。
|
