|
本研究では、ニューラルネットワークの不可欠な機能であるパーセプトロンに焦点を当て、入力に対する重み和の演算に相当するDAC型乗算器、および活性化関数ReLUに相当するソースフォロア回路を用いて実現し、センサノードに搭載を目的としたハードウェアの軽量化を図る。そのため、提案パーセプトロン回路を伴う多層化ニュートラルネットワークの回路・レイアウト設計を行い、CMOS0.6umプロセスによるチップ試作、測定評価を実施した。その結果、ニュートラルネットワークとしての基本的な動作の確認ができ、さらにFPGAによる従来のデジタル実装の回路と比較し、面積、消費電力の尺度で優位性を示すことができた。
|
