| 研究課題/領域番号 |
18K18020
|
|---|
| 研究機関 | 国立研究開発法人理化学研究所 |
|---|
研究代表者 |
上野 知洋 国立研究開発法人理化学研究所, 計算科学研究センター, 特別研究員 (30794135)
|
|---|
| 研究期間 (年度) |
2018-04-01 – 2021-03-31
|
| キーワード | FPGAクラスタ / ネットワーク / データ圧縮 / メモリ帯域 |
|---|
| 研究実績の概要 |
当該年度の研究では，回路再構成可能なリコンフィギュラブルデバイスを接続したネットワーク通信システムの研究を主に行った。近年のリコンフィギュラブルデバイス，特にFPGAの性能向上や利用環境から，複数のデバイスを接続したクラスタによる並列処理への需要が高まっている。FPGAのネットワーク化による通信需要の高まりに対し，本研究で探求するリアルタイムデータ圧縮手法を適応させるために，FPGA間通信を効率よく行うシステムを構築しつつ，データ圧縮による効果を実際のアプリケーション上において調査，確認することを目指している。FPGAネットワークに関する研究では共著者として，ジャーナル誌及び国際会議論文が採録された他，国内研究会での発表を行った。また，FPGAを直接接続した直結網，およびスイッチによる間接網ネットワークの構築と，それらネットワーク上におけるデータ通信性能の評価を行っている。
データ圧縮技術においては，主にハードウェアによる圧縮手法に関する情報収集と，特に大規模なFPGAにおいて需要の高いアプリケーション及び用いられるデータ形式についての調査を行った。これらを基に，クラスタ内ネットワークにおける広帯域通信の需要の高い機械学習や数値計算の並列処理等に対して，適用範囲が広くハードウェア化のコストが低い圧縮アルゴリズムの選定を行っている。特に，大規模数値計算における通信頻度や一度の通信量が異なる様々なタイプの通信に対して，有効な圧縮手法の調査及び提案を目指している。
最後に，FPGAを動作させつつ回路を部分的に書き換える，動的部分再構成に関しても文献調査および実機による調査を進めている。これは，特にデータの特徴によって性能が大きく異なるデータ圧縮に非常に適した技術であり，これを用いたアダプティブなデータ圧縮による帯域向上手法の提案を目指している。
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
2: おおむね順調に進展している
理由
当該年度の目標であった，データ圧縮ハードウェアをFPGA上で用いる際のデータ圧縮性能と利用する計算機資源との関係性の調査についてはまだ不十分な点がある。一方で，データ圧縮による多通信帯域向上を適用する様々なアプリケーションに関して，幅広い分野の需要について調査が進んだ。また，本研究を評価する上で重要となる実用的な適用先として，FPGAクラスタにおける大規模数値計算を中心に，今後需要が増加すると考えられる複数FPGAによる並列パイプライン処理やそれによるアプリケーションに関する研究において大きな成果があった。これによって，対象とするアプリケーションやアーキテクチャの設計方針といった今後の研究方針が定まった。
最も進捗したといえる点は，FPGAによるネットワーク化及びクラスタ化に関する研究と，その中における通信技術に関して研究成果を残せたという点である。これにより，データ圧縮の適用対象が定まると同時に，どのようなアーキテクチャ及びシステムによってネットワーク化がなされているかが明確になり，課題であった本研究のハードウェア化及び実機上での評価方法が非常に明確になった。特にデータ圧縮をどのようなデータに対して行うか，及びハードウェア上のどの部分に対して行うかが明確となり，使用する通信プロトコルに適した多様なデータ圧縮ハードウェアの設計に関しても大きな知見を得られた。さらに本来3年目に予定していた，最新のFPGAに搭載された部分再構成などの新しい技術と，それをどのようなシステムとして構成するかという点についての具体的な手法やツールについて調査できたことは，今後の需要や技術進展を見据えた研究方針や具体的な適用対象の決定に大きく役立つと考えられる。
|
| 今後の研究の推進方策 |
当該年度に行ったFPGAクラスタやネットワークに関する研究により，データ圧縮ハードウェアによる帯域向上を実現するためのプラットフォームが整ったといえる。今後はこのハードウェアプラットフォームを用いた実機上の評価を目指して研究を進展させていく。まずは，これまでの研究において十分ではないアルゴリズムやデータに対する圧縮性能の評価を，ソフトウェアによるシミュレーションを中心に進めていく。同時に通信ハードウェアに対するデータ圧縮の具体的な適用方法について調査，研究を行う。これらから得られたデータ及び知見を基に，圧縮性能と利用する計算機資源との具体的な関係性を実証的に示す。これらの結果を基に，構築したFPGAクラスタにおけるノード間通信や，各ノードにおけるシーケンシャルなメモリアクセスに対して提案するデータ圧縮ハードウェアを適用し，通信・メモリ帯域と計算資源との関係を詳細に調査する。さらに，帯域と計算資源の間でのリソースの融通について部分再構成技術を含めた提案や議論を行う。
2年目の大きな目標として，特に圧縮アルゴリズムに関する評価を行う。これまでの研究により適用対象となるハードウェアが明確化されたため，研究の進展には実際にFPGA上に実装する圧縮手法の選定が必要となる。これまでに行ってきた圧縮アルゴリズムおよび適用先アプリケーションに関する調査をさらに進めつつ，効果的で汎用性の高い圧縮手法を選択あるいは提案する。これを基に，3年目にかけて部分再構成技術を含めたFPGAクラスタへの適用を行い，具体的な性能および設計について議論を行う。また，当初の目的である通信帯域と計算資源の間でリソースを融通し合う，可変帯域型アーキテクチャについて理論と実際の設計との両面から研究を進めていく。
|
| 次年度使用額が生じた理由 |
当該年度に購入予定であった機器（FPGAデバイス）の発売が遅れたこと及び国内の代理店からの購入に時間がかかることが判明したため，購入を次年度に移行よう計画を変更した。
|
